(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顯公開番号 特開2002-170386 (P2002-170386A)

(43)公開日 平成14年6月14日(2002.6.14)


(51) Int.Cl.7	識別記号	FΙ	テーマコード(参考)
G11C 11/407		G11C 29/00	603J 5L106
11/409	•		671K 5M024
11/408			671T
11/401			675L
11/406		11/34	3 5 4 D
	審査請求	未請求 請求項の数55 O	L (全 90 頁) 最終頁に続く
(21)出願番号	特顧2001-26769(P2001-26769)	(71)出顧人 000006013	
		三菱電機株	式会社
(22)出願日	平成13年2月2日(2001.2.2)	東京都千代	田区丸の内二丁目2番3号
		(72)発明者 島野 裕樹	
(31)優先権主張番号	特願2000-94388 (P2000-94388)	東京都千代田区丸の内二丁目2番3号 三	
(32)優先日	平成12年3月30日(2000.3.30)	菱電機株式会社内	
(33)優先権主張国	日本(JP)	(72)発明者 橋爪 毅	
(31)優先権主張番号	特願2000-202001 (P2000-202001)	東京都千代田区丸の内二丁目2番3号 三	
(32)優先日	平成12年7月4日(2000.7.4)	菱電機株式会社内	
(33)優先権主張国	日本(JP) ·	(74)代理人 100064746	
(31)優先権主張番号	特願2000-290145 (P2000-290145)	弁理士 深	見 久郎 (外4名)
(32)優先日	平成12年9月25日(2000.9.25)		
(33)優先権主張国	日本 (JP)		
			最終頁に続く

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 データ保持モード時における消費電力を低減する。

【解決手段】 データ保持モード時においては、通常動作モード時に1ピット/1セルでデータを記憶している状態から1ピット/2セルで情報を記憶するツインセルモードに移行する。ツインセルモードにおいては2本のサブワード線を同時に選択状態へ駆動して対をなすピット線にともにメモリセルの記憶データを読出してセンス動作を実行する。



【特許請求の範囲】

【請求項1】 行列状に配列される複数のメモリセル、各前記行に対応して配置され、各々に対応の行のメモリセルが接続される複数のワード線、および各前記列に対応して配置され、各々に対応の列のメモリセルが接続する複数のビット線を備え、前記複数のビット線は対をなして配設されかつ各ビット線対は第1および第2のビット線を含み、

アドレス信号と動作モード指示信号とに従って前記複数のワード線からワード線を選択する選択信号を発生するための行選択手段を備え、前記行選択手段は、前記動作モード指示信号が第1の動作モードを示すときには前記アドレス信号に従ってアドレス指定された行に対応するワード線を選択し、かつ前記動作モード指示信号が第2の動作モードを示すときには前記アドレス指定された行および関連の行を同時に選択するためのモード切換回路を含み、前記アドレス指定された行および関連の行は、各ピット線対において前記アドレス指定された行に対応するワード線と前記第1および第2のピット線の一方との交差部および前記関連の行に対応するワード線と前記第1および第2のピット線の他方との交差部に対応してそれぞれメモリセルが配置されるように選択される、半導体記憶装置。

【請求項2】 前記第2の動作モードは、前記複数のメモリセルの少なくとも一部の記憶データの保持動作が行なわれる動作モードである、請求項1記載の半導体記憶装置。

【請求項3】 前記複数のメモリセルの少なくとも一部の記憶データをリフレッシュするためのリフレッシュ要求を発生するリフレッシュ要求発生回路をさらに含み、前記リフレッシュ要求発生回路は、前記動作モード指示信号が前記第2の動作モードを指定するとき、前記第1の動作モード時のリフレッシュ周期よりも長い周期で前記リフレッシュ要求を発生するための周期切換回路を含む、請求項1記載の半導体記憶装置。

【請求項4】 前記行選択手段のモード切換回路は、前記第2の動作モード時、前記アドレス信号の最下位ビットを縮退状態とするためのゲート回路を含む、請求項1記載の半導体記憶装置。

【請求項5】 前記動作モード指示信号の前記第2の動作モード指示への移行に応答して、所定の周期で前記複数のメモリセルの少なくとも一部の記憶データのリフレッシュを要求するリフレッシュ要求を所定回数発生しかつ各リフレッシュアドレスを生成して前記行選択手段へ前記アドレス信号として与えるリフレッシュ制御回路と、

前記リフレッシュ要求に応答して少なくとも前記行選択 手段を活性化するための行制御回路とをさらに備え、前 記行選択手段のモード切換回路は、前記所定回数のリフ レッシュ要求に対してはアドレス指定された行および関連の行の選択タイミングを異ならせる手段を含む、請求項1記載の半導体記憶装置。

【請求項6】 前記リフレッシュ制御回路は、前記動作モード指示信号が前記第2の動作モードを指示するとき、前記リフレッシュアドレスを所定値スキップして発生する回路を含む、請求項5記載の半導体記憶装置。

【請求項7】 前記リフレッシュアドレスは複数ピットのアドレス信号であり、

10 前記リフレッシュ制御回路は、前記動作モード指示信号が前記第2の動作モードを示すとき、少なくとも前記リフレッシュアドレスの最上位ピットおよび最下位ピットの論理値を固定してリフレッシュアドレスを発生する回路を含む、請求項5記載の半導体記憶装置。

【請求項8】 前記ピット線対各々に対して設けられ、 活性化時対応のピット線対の電位を差動増幅するための 複数のセンスアンプと、

前記複数のセンスアンプの所定数のセンスアンプに対して設けられ、各々がセンスアンプ活性化信号に応答して対応の所定数のセンスアンプへ電源供給電圧を供給するための複数のセンス駆動回路とをさらに備え、

前記複数のセンス駆動回路は、前記第2の動作モード時、前記第1の動作モード時よりも小さな電流駆動力で前記電源供給電圧を前記対応の所定数のセンスアンプへ伝達するゲートを含む、請求項1記載の半導体記憶装置。

【請求項9】 各前記ピット線対に対応して設けられ、 活性化時対応のピット線対の電位を差動増幅するための 複数のセンスアンプと、

30 前記第2の動作モード時、前記複数のメモリセルの少なくとも一部の記憶データのリフレッシュを要求するリフレッシュ要求が発生される間隔に対応する期間、前記複数のセンスアンプの活性化されたセンスアンプの活性状態を維持するためのセンス制御回路をさらに備える、請求項1記載の半導体記憶装置。

【請求項10】 前記センス制御回路は、前記リフレッシュ要求に応答して前記複数のセンスアンプを非活性化しかつ所定期間経過後活性化するための手段をさらに備える、請求項9記載の半導体記憶装置。

7 【請求項11】 各前記ピット線対に対応して設けられ、活性化時対応のピット線対を少なくとも電気的に短絡するためのピット線イコライズ回路と、

前記センス制御回路による前記センスアンプの非活性化 に応答して前記ピット線イコライズ回路を所定期間活性 化するためのピット線イコライズ制御回路と、

前記リフレッシュ要求に応答して前記行選択手段からの 選択信号に従って対応のワード線を、前記ピット線イコ ライズ回路の非活性化後選択状態へ駆動するための行駆 動回路をさらに備える、請求項9記载の半導体配億装

50 置。

【請求項12】 各前記ピット線をプリチャージするためのプリチャージ電圧を発生するためのプリチャージ電圧を発生するためのプリチャージ電圧発生回路をさらに備え、前記プリチャージ電圧発生回路は、前記動作モード指示信号が前記第2の動作モードを指示するとき、前記プリチャージ電圧の発生動作を停止する、請求項9記載の半導体記憶装置。

【請求項13】 前記複数のワード線のうちの選択ワード線上に伝達される昇圧電圧を昇圧線上に発生するための昇圧電圧発生回路と、

前記昇圧線上の電圧レベルを前記動作モード指示信号に 応答して、第1の動作モードと第2の動作モードとで切 換えるためのレベル切換回路をさらに備える、請求項1 記載の半導体記憶装置。

【請求項14】 前記昇圧電圧発生回路は、前記動作モード指示信号が前記第2の動作モードを指示するとき前記昇圧電圧の発生を停止し、

前記レベル切換回路は、前記第2の動作モード時前記昇 圧線を前記昇圧電圧よりも低い電圧を受ける電源ノード へ結合するためのゲートを備える、請求項13記載の半 導体記憶装置。

【請求項15】 前記動作モード指示信号が前記第1の 動作モードを示すとき活性化され、前記複数のメモリセ ルが形成される基板領域へ印加される基板バイアス電圧 を発生するための第1の基板バイアス発生回路と、

前記動作モード指示信号が前記第2の動作モードを示すとき間欠的に活性化され、前記第1の基板バイアス発生回路よりも小さな電流駆動力で前記基板バイアス電圧を発生するための第2の基板バイアス発生回路とをさらに備える、請求項1記載の半導体記憶装置。

【請求項16】 前記第2の動作モードは、前記複数のメモリセルの少なくとも一部のメモリセルの記憶データの保持を行なう動作モードであり、

前記第2の動作モード時、所定間隔で前記メモリセルの 記憶データのリフレッシュを要求するリフレッシュ要求 を発生するためのリフレッシュ制御回路をさらに備え、 前記第2の基板バイアス発生回路は、前記リフレッシュ 要求に応答して所定期間チャージポンプ動作を行なって 前記基板バイアス電圧を発生する回路を備える、請求項 15記載の半導体記憶装置。

【請求項17】 前記複数のメモリセルへ伝達されるアレイ電源電圧を発生するためのアレイ電源回路をさらに備え、

前記アレイ電源回路は、前記動作モード指示信号に応答して前記第1の動作モードと前記第2の動作モードとの間で前記アレイ電源電圧の電圧レベルを切換える手段を含む、請求項1記載の半導体記憶装置。

【請求項18】 前記アレイ電源回路は、

活性化時内部電源線上に第1の電圧レベルの内部電圧を 前記アレイ電源電圧として発生するための内部電源回路 と、 前記動作モード指示信号が前記第2の動作モードを示す とき前記内部電源回路を非活性化する手段と、

4

前記動作モード指示信号が前記第2の動作モードを示すとき前記第1の電圧レベルよりも低い第2の電圧レベルの電源電圧を受ける電源ノードに結合するゲートとを含み、前記非活性化手段および前記ゲートが前記レベル切換回路に対応する、請求項17記載の半導体記憶装置。

【請求項19】 前記動作モード指示信号の第2の動作モード指示から前記第1の動作モード指示への移行に応

10 答して、前記複数のメモリセルの所定のアドレス領域のメモリセルの記憶データをリフレッシュするためのリフレッシュ制御回路をさらに備え、前記リフレッシュ制御回路は、前記行選択手段へリフレッシュ行を特定するリフレッシュアドレスを前記アドレス信号として与えるためのリフレッシュカウンタを含み、かつ前記行選択手段を前記第2の動作モードで動作させかつ前記所定アドレス領域のメモリセルのデータのリフレッシュ完了後前記動作モード指示信号に従って前記第1の動作モードで前記行選択手段を動作させるための回路を含む、請求項1

20 記載の半導体記憶装置。

【請求項20】 前記動作モード指示信号に応答して選択的に活性化され、活性化時所定の電圧レベルの内部電圧を発生するための内部電圧発生回路をさらに備え、前記内部電圧発生回路は前記動作モード指示信号が前記第2の動作モードを示すとき前記内部電圧を発生する動作を停止し、

前記リフレッシュ制御回路は、前記内部電圧発生回路が前記動作モード指示信号の前記第1の動作モード指示への移行に応答して活性化された後に前記所定のアドレス領域のリフレッシュを実行するための回路を含む、請求項19記載の半導体記憶装置。

【請求項21】 前記複数のピット線対に対応して設けられ、活性化時、対応のピット線対を所定電圧レベルにプリチャージするための複数の第1プリチャージ回路、前記複数のピット線対に対応して設けられ、活性化時、対応のピット線対を前記複数の第1のプリチャージ回路の各々よりも小さな電流駆動力をもって前記所定電圧レベルにプリチャージするための複数の第2のプリチャージ回路、および前記第1の動作モード時には、前記第1 および第2のプリチャージ回路をスタンバイ時活性化し、かつ前記第2の動作モード時には前記第1のプリチャージ回路を非活性状態に固定するためのプリチャージ制御回路をさらに備える、請求項1記載の半導体記憶装置。

【請求項22】 前記複数のピット線対は、列方向において複数のプロックに分割され、列方向に隣接するプロックはセンスアンプ回路を共有し、

前記第1のプリチャージ回路は、隣接プロックのビット 線対により共有され、前記第2のプリチャージ回路は、

50 各プロックにおいて各ピット線対に対応して設けられ

る、請求項21記載の半導体記憶装置。

【請求項23】 各前記第2のプリチャージ回路に対応 して設けられ、対応の第2のプリチャージ回路と同一タ イミングで活性化され、活性化時、対応のビット線対を 電気的に短絡するための複数のイコライズ回路をさらに 備え、前記複数のイコライズ回路の各々は、対応の第2 のプリチャージ回路よりも電流駆動能力が大きい、請求 項22記載の半導体記憶装置。

【請求項24】 前記ピット線対へ伝達される所定電圧 を発生するための所定電圧発生回路、および前記第2の 動作モード時前記所定電圧発生回路を所定間隔で電源ノ ードへ結合するための電源制御回路をさらに備える、請 求項1記載の半導体記憶装置。

【請求項25】 前記第2の動作モードは、前記メモリ セルの記憶データを保持するセルフリフレッシュモード を含み、

前記所定間隔は、前記セルフリフレッシュモードにおい て前記メモリセルの記憶データのリフレッシュが行なわ れるリフレッシュ間隔であり、前記リフレッシュの実行 時、前記電源制御回路は、前記所定電圧発生回路を前記 20 電源ノードに結合する、請求項24記載の半導体記憶装

【請求項26】 前記第2の動作モードは、さらに、前 記セルフリフレッシュモードの前に行なわれるツインセ ル書込モードを含み、前記ツインセル書込モード時、前 記複数のメモリセルの保持データの再書込が行なわれ、 前記電源制御回路は、前記ツインセル書込モード時前記 電源ノードを前記所定電圧発生回路に結合する、請求項 25記載の半導体記憶装置。

【請求項27】 前記第2の動作モードは、前記メモリ セルの記憶データのリフレッシュを行なうリフレッシュ モードであり、

前記半導体記憶装置はさらに、

前記リフレッシュモード時、前記所定間隔でリフレッシ ュ要求を発行する手段と、

前記リフレッシュ要求に応答して、前記メモリセルの行 を選択する動作を活性化するためのリフレッシュ活性化 信号を発生するためのリフレッシュ制御回路と、

前記リフレッシュ活性化信号を遅延するための遅延回路 ٤.

前記遅延回路から遅延リフレッシュ活性化信号に従って 前記リフレッシュ行を選択する動作を行なう行系回路を 備え、

前記電源制御回路は、前記リフレッシュモード時、前記 リフレッシュ活性化信号に従って前記電源ノードを前記 所定電圧発生回路に結合する、請求項24記載の半導体 記憶装置。

【請求項28】 前記遅延回路は、テストモード指示信 号に応答して遅延時間を変更するための回路を含む、諸 求項27記載の半導体記憶装置。

6 【請求項29】 行列状に配列される複数のメモリセル を有するメモリセルアレイ、

内部データバス、およびアレイ活性化指示信号に応答し て活性化され、前記メモリセルアレイから行を選択する 行選択回路を備え、前記行選択回路は、第1のアドレス に従って前記メモリセルアレイの第1の行を選択し、か つ第2のアドレスに従って前記メモリセルアレイの第2 の行を選択し、さらに前記内部データバスと別に設けら れる再配置データバス、

10 データ再配置書込指示信号の非活性化時活性化され、列 アドレス信号に従って前記メモリセルアレイの前記第1 の行のメモリセルが接続する列を選択し、該選択列を前 記内部データバスに結合するための列選択回路、

前記データ再配置書込指示信号の活性化時活性化され、 前記列アドレス信号に従って前記メモリセルアレイの前 記第2の行のメモリセルが接続する列を選択し、該選択 列を前記再配置データバスに結合するための再配置列選 択回路、および前記内部データバスのデータを増幅しか つラッチするためのプリアンプ、およびデータ再配置動 作モード指示信号の活性化時活性化され、前記プリアン プの出力するデータを前記再配置データバスに転送する データバッファを備える、半導体記憶装置。

【請求項30】 前記メモリアレイは複数のメモリプロ ックに分割され、前記データ再配置書込指示信号はデー タ保持領域のメモリプロックに対して活性化される、請 求項29記載の半導体記憶装置。

【請求項31】 前記メモリセルアレイは、各々が行列 状に配列される複数のメモリセルを有する複数のメモリ ブロックに分割され、

前記行選択回路は、前記データ再配置動作モード指示信 号の活性化時前配第1の行および前配第2の行を並行し て選択状態へ駆動し、前記第1および第2の行は異なる メモリプロックに配置される、請求項29記載の半導体 記憶装置。

【請求項32】 前記データ再配置動作モード指示信号 の活性化時、外部からの行選択指示に応答して所定の時 間幅を有するパルス信号を前記アレイ活性化指示信号と して発生して前記行選択回路を活性化する行選択制御回 路をさらに備える、請求項31記載の半導体記憶装置。

【請求項33】 行列状に配列される複数のメモリセル 40 を有するメモリセルアレイ、

前記メモリセルアレイの選択メモリセルとデータの授受 を行なうための内部データバス、およびアレイ活性化指 示信号の活性化に応答して活性化され、前記メモリセル アレイから行を選択するための行選択回路を備え、前記 行選択回路は、第1のアドレスに従って前記メモリセル アレイの第1の行を選択し、かつ第2のアドレスに従っ て前記メモリセルアレイの第2の行を選択し、さらに前 記列に対応して設けられ、前記アレイ活性化指示信号の

50 活性化に応答して活性化され、対応の列のデータを検

知、増幅、およびラッチする複数のセンスアンプ、

データ再配置書込指示信号の非活性化時活性化され、列 アドレス信号に従って前記メモリセルアレイの前記第1 の行のメモリセルが接続する列を選択し、該選択列を前 記内部データバスに結合するための列選択回路、

前記データ再配置書込指示信号の活性化時活性化され、 前記列アドレス信号に従って前記メモリセルアレイの前 記第2の行のメモリセルが配置される列を選択し、該選 択列を前記内部データバスに結合するための再配置列選 択回路、

前記データ再配置書込指示信号の活性化時活性化され前 記再配置列選択回路の列選択動作の回数をカウントし、 該カウント値が所定値に到達するまで前記行選択回路の 前記第2のアドレスに対応する行の選択状態への駆動動 作を停止させ、かつ該カウント値が前記所定値に到達 ると前記行選択回路の前記第2のアドレスに従う行の選 択状態への駆動を活性化するための再配置制御回路、 よび前記内部データバスのデータを増幅しかつラッチす るプリアンプを備え、前記プリアンプは、再配置動作モード指示信号の活性化時該出力データをラッチし、さら に前記データ再配置書込指示信号の活性化時活性化され、前記プリアンプの出力するデータを前記内部データ バスに転送するためのデータバッファを備える、半導体 記憶装置。

【請求項34】 前記再配置制御回路のカウントの所定値は、前記列の数に対応する、請求項33記載の半導体記憶装置。

【請求項35】 行列状に配列される複数のメモリセル を有するメモリセルアレイ、

前記メモリセルアレイの選択メモリセルとデータの授受 を行なうための内部データバス、

前記メモリセルアレイから行を選択するための行選択回路を備え、前記行選択回路は、データ再配置動作モード指示信号の活性化時、第1のアドレスに従って前記メモリセルアレイの第1の行を選択し、かつ第2のアドレスに従って前記メモリセルアレイの第2の行を選択し、さらに前記内部データバス上に読出された選択メモリセルからのデータを増幅するためのプリアンプ、

データ再配置書込指示信号の非活性化時列選択指示に応答して活性化され、列アドレス信号に従って前記メモリセルアレイの前記第1の行のメモリセルが配置される列を選択し、該選択列を前記内部データバスに結合するための列選択回路、

前記データ再配置書込指示信号の活性化時前記列選択指示に応答して前記列選択回路の活性化の所定時間後に活性化され、前記列アドレス信号に従って前記メモリセルアレイの前記第2の行のメモリセルが配置される列を選択し、該選択列を前記内部データバスに結合するための再配置列選択回路、

前記列選択指示に応答して活性化されるプリアンプ活性

.8

化信号に応答して活性化され、前記内部データバスのデータを増幅しかつラッチするためのプリアンプ、および前記プリアンプ活性化信号の活性化に応答して前記プリアンプよりも遅れて活性化され、前記プリアンプの出力するデータを前記内部データバスに転送するための転送バッファを備える、半導体記憶装置。

【請求項36】 前記行選択回路は、少なくともアレイ 活性化信号の活性化に応答して前記第1のアドレスによ りアドレス指定された行を選択状態に駆動する、請求項 10 35記載の半導体記憶装置。

【請求項37】 前記行選択回路は、前記アレイ活性化信号の活性化とデータ再配置書込指示信号の非活性化とに応答して前記第1のアドレスにより指定された行を選択状態に駆動しかつ前記アレイ活性化指示信号および前記再配置動作モード指示信号の活性化時、前記再配置列選択回路の列選択動作完了後前記第2のアドレスによりアドレス指定された行を選択状態へ駆動する、請求項36記載の半導体配憶装置。

【請求項38】 前記列に対応して配置され、かつ前記 20 アレイ活性化信号に応答して活性化され、対応の列のデータを検知、増幅、およびラッチする複数のセンスアンプをさらに備える、請求項37記載の半導体記憶装置。

【請求項39】 前記再配置データバスは、前記メモリセルアレイの選択メモリセルへ書込データを伝達するための内部書込データバスであり、かつ前記内部データバスは、前記メモリセルアレイの選択メモリセルから読出されたデータを転送する内部読出データバスである、請求項29記載の半導体記憶装置。

【請求項40】 前記再配置動作モード指示信号の活性 30 化時、列選択指示信号に応答して列アドレスを生成して 前記列選択回路へ与える内部列アドレス発生回路をさら に備える、請求項29、33または35記載の半導体記 憶装置。

【請求項41】 行列状に配置される複数のメモリセルを有するメモリセルアレイ、

アレイ活性化指示信号に応答して前記メモリセルアレイ の行を選択するための行選択回路、

内部データを転送するための内部データバス、

列選択指示に応答して前記メモリセルアレイの列を選択 40 して前記内部データバスへ結合する列選択回路、および データ再配置指示に応答して、前記列選択回路および前 記内部データバスを介して前記行選択回路により選択さ れた第1の行から前記行選択回路により選択された第2 の行へデータを転送する転送回路を備える、半導体記憶 装置。

【請求項42】 行列状に配列される複数のメモリセル、

アレイ活性化信号に応答してアドレス指定された行を選択状態に駆動する行選択回路、

50 列選択指示に応答して、アドレス指定された列を選択す

50

るための列選択回路、

内部データバス、

プリアンプ活性化信号に応答して前記内部データバスの データを増幅しかつラッチするプリアンプ、および再配 置書込指示信号に応答して、前記プリアンプの出力デー タを前記内部データバスに転送する転送バッファを備 え、前記プリアンプは、前記列選択指示に応答して活性 化され、かつ前記再配置書込指示信号の非活性化に応答 して非活性化される、半導体配億装置。

【請求項43】 前記列選択指示の活性化に応答して活性化されかつ前記再配置曹込指示信号の非活性化に応答して活性化され、活性化時前記内部データバスを所定電圧レベルにイコライズするバスイコライズ回路をさらに備える、請求項42記載の半導体配憶装置。

【請求項44】 前記列選択回路は、前記データ再配置 書込指示信号の非活性化時前記列アドレス信号にしたが って前記列選択信号を生成し、

前記再配置列選択回路は、前記データ再配置書込指示信 号の活性化時前記列アドレス信号にしたがって前記再配 置列選択信号を生成し、

前記データ再配置書込指示信号は、前記第1のアドレス が指定する行に対応する領域に対しては非活性化され、 かつ前記第2のアドレスが指定する行に対応する領域に 対しては活性化される、請求項29記載の半導体記憶装 置。

【請求項45】 前記列選択回路は、列アドレス信号に 対応する列指定信号を前記データ再配置書込指示信号の 非活性化時選択し、該列指定信号にしたがって前記列選 択信号を生成し、

前記再配置列選択回路は、前記データ再配置審込指示信 号の活性化時前記列指定信号の遅延信号を選択し、該選 択遅延列指定信号にしたがって前記再配置列選択信号を 生成し、前記データ再配置審込指示信号は、前記第1の アドレスが指定する行に対応する領域に対しては非活性 化され、かつ前記第2のアドレスが指定する行に対応す る領域に対しては活性化される、請求項33記載の半導 体記憶装置。

【請求項46】 前記列選択回路は、前記データ再配置 書込指示信号の非活性化時前記列アドレスに対応する読 出列指定信号にしたがって読み出し列選択ゲートに対す る読出列選択信号を生成しかつ書込列選択ゲートに対す る費込列選択信号の生成が禁止され、

前記再配置列選択回路は、前記データ再配置書込指示信号の活性化時前記列アドレスに対応する読出列指定信号にしたがって書込列選択ゲートに対する書込列選択信号を生成しかつ前記読出列指定信号に従う読出列選択ゲートに対する読出列選択信号の生成が禁止され、

各列には前記内部読出データバスに対応の列を接続する ための読出列選択ゲートと、前記内部普込データバスに 対応の列を接続するための費込列選択ゲートとが設けら れる、請求項39記載の半導体記憶装置。

【請求項47】 前記内部データバスは、内部データ線 と、前記内部データ線と別に設けられる再配置データ線 とを含み、

前記列選択回路は、前記内部データ線と対応の列とを接続し、前記再配置列選択回路は前記再配置データ線と対応の列とを接続し、前記プリアンプは前記内部データ線のデータを増幅し、かつ前記転送バッファは、前記再配置データ線に前記プリアンプの出力データを転送する、請求項35記載の半導体記憶装置。

【請求項48】 各々が複数のメモリセルを有する複数 のメモリブロックを有するメモリアレイ、

ブロック選択アドレスに従って前記複数のメモリブロックのうちの指定されたメモリブロックを選択するブロック選択信号を発生するブロック選択信号発生回路、およびデータアクセスが行なわれる通常動作モードと異なる第1の動作モード時に、前記ブロック選択信号とメモリブロックとの対応関係をメモリブロック単位で変更するためのブロック変更回路を備える、半導体記憶装置。

20 【請求項49】 前記プロック変更回路は、前記通常動作モード時に前記プロック選択信号と前記メモリプロックとの対応関係の変更を禁止する、請求項48記載の半導体記憶装置。

【請求項50】 前記プロック変更回路は、前記プロック選択信号を伝達するプロック選択信号線の接続を切換えるためのヒューズプログラム回路を含む、請求項48記載の半導体記憶装置。

【請求項51】 前記プロック変更回路は、前記第1の動作モード時において、第1のメモリプロックを第2のメモリプロックで置換するための回路を含む、請求項4 8記載の半導体記憶装置。

【請求項52】 前記第1のメモリプロックを前記の第 1の動作モード時にスタンバイ状態に保持するためのブロック制御回路をさらに備える、請求項51記載の半導体記憶装置。

【請求項53】 前記ブロック制御回路は、前記第1の動作モード時、前記第1のメモリブロックへの電圧の供給を停止するための回路を備える、請求項52記載の半導体記憶装置。

(6) 【請求項54】 第2の動作モード時、前記メモリアレイをメモリプロック単位でスタンバイ状態に設定するための回路をさらに備える、請求項48記載の半導体記憶装置。

【請求項55】 前記メモリセルは、キャパシタにデータを記憶するダイナミック型メモリセルであり、

前記第1の動作モードは、1ピットのデータにこのメモリセルで記憶する動作モードであり、前記第2の動作モードは、前記第2のメモリプロック単位で消費電流を検出するテストモードである、請求項54記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体記憶装置に 関し、特に、半導体記憶装置の低消費電力化のための構 成に関する。より特定的には、この発明は、システムし SIに用いられる混載DRAM(ダイナミック・ランダ ム・アクセス・メモリ)の低消費電力化のための構成に 関する。

[0002]

【従来の技術】DRAMをプロセッサまたはASIC (特定用途向け IC) などのロジックと混載するシステ ムLSIにおいては、DRAMとロジックの間が、12 8ピットから512ピットの多ピットの内部データバス で接続される。この内部データバスは、チップ上配線で あり、その寄生容量および寄生抵抗は、ボード上配線に 比べて小さく、汎用の高速DRAMに比べて、高速のデ ータ転送速度を実現することができる。また、汎用DR AMがロジックの外部に設けられ、ボード上配線を介し てロジックと汎用DRAMを接続する構成に比べて、ロ ジックの外部データ入出力ピン端子数を低減でき、かつ ロジックとDRAMとの間のデータのバス線の負荷容量 も1桁以上低減することができるため、このシステムL SIは、消費電流を大幅に低減することができる。これ らの利点から、システムLSIは、3次元グラフィック 処理、画像・音声処理等の大量のデータを扱う情報機器 の高性能化に大きく寄与している。

【0003】図96は、システムLSIに用いられる従 来の混載DRAMの全体の構成を概略的に示す図であ る。図96において、混載DRAMは、複数のメモリア レイMAO-MAnと、メモリアレイMAO-MAnの 間に配設されるセンスアンプ帯SB1-SBnと、メモ リアレイMAOおよびMAnの外部に配置されるセンス アンプ帯SBOおよびSBn+1を含む。メモリアレイ MAO-MAnの各々は、サプワードドライバ帯SWD Bにより複数のメモリサブアレイMSAに分割される。

【0004】メモリサプアレイMSAにおいては行列状 にメモリセルが配列され、各行に対応してサブワード線 SWLが配置される。メモリアレイMAO-MAnの各 々において、サブワードドライバ帯SWDBにより分割 されるメモリサプアレイMSAに共通にメインワード線 MWLが配設される。メインワード線MWLは、対応の メモリアレイの各メモリサブアレイMSAの所定数のサ ブワード線に対応してそれぞれ配置される。

【0005】サブワードドライバ帯SWDBにおいて は、サプワード線SWLに対応してサプワードドライバ が配置される。このサプワードドライバは、対応のメイ ンワード線MWL上の信号と図示しないサブデコード信 号とに従って対応のサブワード線を選択状態へ駆動す

【0006】センスアンプ帯SB0-SBn+1におい 50 データに対し、バイト単位で書込のマスクを指示する。

ては、それぞれ対応のメモリアレイの列に対応してセン スアンプ回路が配置される。センスアンプ帯SB1-S Bnの各々は、隣接メモリアレイにより共有される。メ モリアレイMA0-MAnに対応してメインワード線を ロウアドレス信号に従って選択するロウデコーダが配置 され、またロウデコーダと整列して、コラムアドレス信 号に従ってメモリアレイから列を選択するための列選択

信号を列選択線CSL上に伝達するコラムデコーダが配

置される。列選択線CSLはセンスアンプ帯に配設さ

12

10 れ、選択時所定数のセンスアンプ回路を内部データバス 線対GIOPの群に接続する。内部データ線対GIOP は、所定数がメモリアレイMAO-MAn上をわたって 延在して配設され、ローカルデータ線LIOを介して、 選択されたセンスアンプ回路と結合される。ロウデコー ダおよびコラムデコーダをロウ/コラムデコーダ帯RC DBに整列して配置することにより、列選択線CSL上 の列選択信号の伝搬距離を短くし、高速の列選択を実現 する。

【0007】内部データ線対GIOPは、128ピット 20 から512ビット設けられ、プリアンプおよびライトド ライバを含むデータパス帯DPBに結合される。このデ ータパス帯DPBにおいては、グローバルデータ線対G IOPそれぞれに対応してプリアンプおよびライトドラ イバが配置される。グローバルデータ線対GIOPは、 **書込データおよび読出データ両者を伝達するデータ線対** であってもよく、また読出データを伝達するバス線対お よび書込データを伝達する書込データ線対が別々にグロ ーバルデータ線対として設けられてもよい。

【0008】混載DRAMは、さらに、ロジックから与 えられるたとえば13ビットA0-A12の外部アドレ 30 スを受けるロウアドレス回路/リフレッシュカウンタR AFKおよびコラムアドレス入力回路CAKと、ロジッ クから与えられる外部制御信号を受け、各種動作を指定 する内部制御信号を生成するコマンドデコーダ/制御回 路CDCと、データパス帯DPBとロジックとの間でデ ータの転送を行なうためのデータ入出力コントローラD IOKを含む。

【0009】コマンドデコーダ/制御回路CDCは、ク ロック信号CLK、クロックイネーブル信号CKE、ロ ウアドレスストロープ信号/RAS、コラムアドレスス 40 トロープ信号/CAS、ライトイネーブル信号/WEお よびデータマスク信号DMを受け、これらの制御信号C KE、/RAS、/CAS、/WEおよびDMのクロッ ク信号CLKの立上がりエッジにおける論理状態に応じ て指定された動作モードを判別する。ここで、「コマン ド」は、これらの複数の制御信号CKE、/RAS、/ CAS、/WEのクロック信号CLKの立上がりエッジ における論理状態の組合せを示す。データマスク信号D Mは、データ入出力コントローラDIOKに与えられる

13

コマンドデコーダ/制御回路CDCは、ロジックから与 えられるコマンドをデコードし、このコマンドにより指 定される動作モードを指示する動作モード指示信号を生 成し、指定された動作モードを行なうための各種内部制 御信号を生成する。コマンドには、行を選択状態に設定 するためのロウアクティブコマンド、データ読出を指示 するリードコマンド、データ書込を指示するライトコマー ンド、選択行を非選択状態へおくためのプリチャージコ マンド、リフレッシュ動作を行なうためのオートリフレ ッシュコマンド、セルフリフレッシュを行なうためのセ ルフリフレッシュコマンドなどが含まれる。

【0010】ロウアドレス入力回路/リフレッシュカウ ンタRAFKは、ロウアクティブコマンドが与えられる と、コマンドデコーダ/制御回路CDCの制御の下に、 外部アドレスピットA0-A12を、ロウアドレスとし て取込み、内部ロウアドレス信号を生成する。このロウ アドレス入力回路/リフレッシュカウンタRAFKは、 与えられたアドレスピットをパッファ処理するアドレス パッファと、バッファ回路の出力信号をラッチするアド レスラッチを含む。ロウアドレス入力回路/リフレッシ ュカウンタRAFKに含まれるリフレッシュカウンタ は、オートリフレッシュコマンドまたはセルフリフレッ シュコマンドが与えられたとき、リフレッシュ行を指定 するリフレッシュアドレスを生成する。リフレッシュ動 作完了後、このリフレッシュカウンタのカウント値が増 分または減分される。コラムアドレス入力回路CAK は、リードコマンドまたはライトコマンドが与えられる と、コマンドデコーダ/制御回路CDCの制御の下に、 たとえばアドレスピットAO-A4の下位の外部アドレ、 スピットを取込み、内部コラムアドレス信号を生成す る。このコラムアドレス入力回路CAKも、アドレスパ ッファおよびアドレスラッチを含む。

【0011】ロウアドレス入力回路/リフレッシュカウ ンタRAFKからの内部ロウアドレス信号はロウプリデ コーダRPDへ与えられ、コラムアドレス入力回路CA Kからの内部コラムアドレス信号は、コラムプリデコー ダCPDへ与えられる。ロウプリデコーダRPDは、与 えられたロウアドレス信号をプリデコードして、プリデ コード信号をロウ/コラムデコーダ帯RCDBに含まれ るロウデコーダへ与える。コラムプリデコーダCPD は、コラムアドレス入力回路CAKからの内部コラムア ドレス信号をプリデコードし、プリデコード信号をロウ /コラムデコーダ帯RCDBに含まれるコラムデコーダ へ与える。

【0012】コマンドデコーダ/制御回路CDCは、リ ードコマンドまたはライトコマンドを受けると、データ 入出力コントローラDIOKおよびデータパス帯DPB に含まれるプリアンプまたはライトドライバの動作の制 御を行なうための内部制御信号を生成する。クロック信 号CLKは、この混載DRAMの内部動作タイミングを 決定する基準信号として利用される。

【0013】データ入出力コントローラDIOKは、ク ロック信号CLKに同期してデータの入出力を行ない、 またロウアドレス入力回路/リフレッシュカウンタRA FKのロウアドレス入力回路およびコラムアドレス入力 回路CAKは、クロック信号CLKに同期して、与えら れたアドレスピットの取込みおよびラッチを行なう。

【0014】混載DRAMは、さらに、内部電圧VP P、VCCS、VCCP、VBL、およびVCPを発生 10 する内部電圧発生回路と、セルフリフレッシュモードが 指定されたとき(セルフリフレッシュコマンドが与えら れたとき)、所定の間隔で、リフレッシュ要求信号FA Yを活性化するセルフリフレッシュタイマを含むプロッ クPHKを含む。内部電圧VPPは、選択サプワード線 SWL上に伝達される電圧であり、通常、動作電源電圧 よりも高い電圧レベルである。電圧VCCSは、センス アンプ帯SB0-SBn+1に含まれるセンスアンプ回 路の動作電源電圧であり、図示しない内部降圧回路によ り生成される。電圧VCCPは、周辺電源電圧であり、 ロウ/コラムデコーダ帯RCDBに含まれるロウデコー ダおよびコラムデコーダ、およびデータパス帯DPBに 含まれるプリアンプおよびライトドライバなどの周辺回 路へ与えられる動作電源電圧である。電圧VBLは、後 に説明するビット線プリチャージ電圧である。電圧VC Pは、メモリセルのセルプレートへ与えられるセルプレ ート電圧であり、メモリセルデータのHレベルの電圧お よびLレベルの電圧の中間レベルである。これらの電圧 VBLおよびVCPは、通常アレイ電源電圧(センス電 源電圧) VCCSの1/2の中間電圧である。

【0015】プロックPHKのセルフリフレッシュタイ マは、セルフリフレッシュモードに入ると活性化され、 最大リフレッシュ時間 t R E F m a x で、メモリアレイ MAO-MAnのすべての行のリフレッシュが1回完了 するように、所定の間隔で、リフレッシュ要求信号FA Yを発行する。メモリアレイMAO-MAnのすべての 行をリフレッシュするのに必要なリフレッシュ回数をN refとすると、リフレッシュ要求信号FAYは、tR EFmax/Nrefの周期で発行される。たとえば、 Nref=4096の4Kリフレッシュモードにおいて 40 は、最大リフレッシュ時間 t R E F m a x が 6 4 m s で あれば、リフレッシュ要求信号FAYは、16μsごと に発行される。

【0016】セルフリフレッシュモードにおいては、メ モリセルの記憶データを保持するために、所定の周期で メモリアレイ内においてメモリセルデータのリフレッシ ュが実行される。セルフリフレッシュモードは、通常、 スリープモード時、すなわち、システムLSIが長期に わたってスタンパイ状態にあるときに設定される。した がって、このスリープモードにおいては、メモリセルの 記憶データを保持することが要求されるだけであり、消 費電力の観点からリフレッシュ間隔はできるだけ長くするのが望ましい。

【0017】図97は、センスアンプ帯に含まれるセンスアンプ回路およびその周辺部の構成を示す図である。図97において、センスアンプSAKは、ピット線BLLおよびZBLLにピット線分離ゲートBIGLを介して結合され、またピット線分離ゲートBIGRを介して他方のメモリブロックのピット線BLRおよびZBLRに結合される。ピット線分離ゲートBIGLおよびBIGRは、それぞれピット線分離指示信号BLILおよびBLRRに応答して、導通/非導通状態となる。

·【0·018】センスアンプSAKは、ピット線BLLお よびBLRにピット線分離ゲートBIGLおよびBIG Rを介して結合される共通ビット線CBLおよびビット 線分離ゲートBIGLおよびBIGRを介してビット線 ZBLLおよびZBLRに結合される共通ピット線ZC BL上の電位を差動増幅する。センスアンプSAKは、 交差結合されるPチャネルMOSトランジスタP1およ びP2と、交差結合されるNチャネルMOSトランジス タN1およびN2を含む。センスアンプ活性化信号2S OPの活性化に応答して導通しセンス電源電圧VCCS をセンスアンプSAKのセンス電源ノードS2Pに伝達 するセンス活性化用のPチャネルMOSトランジスタP 3と、センス活性化信号SONの活性化時導通し、セン ス接地ノードS2Nを接地ノードに結合するセンス活性 化用NチャネルMOSトランジスタN3がセンスアンプ 駆動回路として設けられる。共通ビット線CBLおよび ZCBLは、また、列選択ゲートCSGを介してローカ ルデータ線対LIOに結合される。このローカルデータ 緑対LIOは、グローバルデータ線GIOおよび2GI Oに結合される。

【0019】また、ビット線BLLおよびZBLLに対して、ビット線イコライズ指示信号BLEQLの活性化に応答して活性化され、ピット線BLLおよびZBLLにピット線プリチャージ電圧VBLを伝達するピット線プリチャージ/イコライズ回路BEQLが設けられ、ピット線BLRおよびZBLRに対し、ピット線イコライズ指示信号BLEQRに応答して活性化され、ピット線BLRおよびZBLRにピット線プリチャージ電圧VBLを伝達するピット線プリチャージ/イコライズ回路BEQRが設けられる。

【0020】ビット線BLLおよびZBLLおよびビット線BLRおよびZBLRに交差する方向に、それぞれサプワード線が設けられ、交差部に、メモリセルMCが配置される。図97において、ビット線BLLおよびZBLLに交差するサプワード線SWLと、サプワード線SWLとにサント線ZBLLの交差部に対応して配置されるメモリセルMCを代表的に示す。メモリセルMCは、情報を記憶するためのメモリキャパシタMQと、サプワード線SWLの電位に応答して導通し、メモリキャパシ

タMQをピット線ZBLLに結合するNチャネルMOSトランジスタで構成されるアクセストランジスタMTを含む。このメモリキャパシタMQのストレージノードSNの電位が、記憶情報に応じて決定され、また、このストレージノードと対向するセルプレートには、セルプレート電圧VCPが印加される。

16

【0021】スタンバイ状態においては、ビット線分離 指示信号BLILおよびBLIRは、たとえば昇圧電圧 VPPレベルのHレベルであり、ビット線分離ゲートB IGLおよびBIGRは導通状態にあり、ビット線BL L、CBLおよびBLRが結合されかつ補のビット線Z BLL、ZCBLおよびZBLRが結合される。このと き、また、ビット線イコライズ指示信号BLEQLおよ びBLEQRも活性状態にあり、ビット線プリチャージ /イコライズ回路BEQLおよびBEQRにより、ビット 線BLL、CBL、およびBLRならびに補のビット 線ZBLL、ZCBL、およびZBLRは、プリチャー ジ電圧VBLにプリチャージされかつイコライズされて いる。

【0022】ロウアクティブコマンドが与えられ、ロウ 20 アクセスが行なわれるとき、選択行(サブワード線)を 、含むメモリブロックのピット線分離ゲートは導通状態を 維持し、一方、この選択メモリアレイ(選択サブワード 線を含むメモリアレイ)とセンスアンプを共有する非選 択のメモリアレイのビット線分離ゲートは非導通状態と なる。今、図97に示すサプワード線SWLが選択され る場合を想定する。この場合には、ピット線イコライズ 信号BLEQLがLレベルの非活性状態となり、ピット 線プリチャージ/イコライズ回路BEQLが非活性化さ 30 れる。また、ピット線分離指示信号BLIRが、Lレベ ルへ駆動され、ビット線分離ゲートBIGRが非導通状 態となり、ピット線BLRおよびZBLRは、共通ピッ ト線CBLおよびZCBLから切り離される。この状態 においては、選択メモリアレイのビット線BLLおよび 2BLLは、プリチャージ電圧VBLでフローティング 状態となる。ピット線イコライズ指示信号BLEQRは Hレベルの活性状態にあり、ピット線BLRおよびZB LRは、ピット線プリチャージ電圧VBLレベルにピッ ト線プリチャージ/イコライズ回路BEQRにより保持 40 される。

【0023】次いで、行選択動作が行なわれ、選択サブワード線の電位が立上がる。すなわちサブワード線SWLのレベルが上昇すると、メモリセルMCのメモリアクセストランジスタMTが導通し、メモリキャパシタMQのストレージノードSNが対応のピット線(ZBLL)に結合される。したがって、このメモリセルのキャパシタMQに蓄積された電荷が、ピット線ZBLL上に読出される。ピット線BLLには、選択メモリセルは接続されていないため、ピット線BLLは、中間電圧レベルの50ピット線プリチャージ電圧VBLに保持されている。

今、ビット線BLLおよびZBLLそれぞれの寄生容量をCB、メモリキャパシタMQのキャパシタンス値をCSとし、ストレージノードSNの電位をV(SN)とすると、このビット線BLLおよびZBLLの間の電位差 Δ V は、次式で表わされる。

[0024]

 $\Delta V = 0$. $5 \cdot V (SN) \cdot CS / (CS + CB)$ 次いで、センスアンプ活性化信号ZSPおよびSONが 活性化され、センスアンプ活性化用のMOSトランジス タP3およびN3が導通し、センス電源供給ノードS2 PおよびS2Nへ、センス電源電圧VCCSおよび接地 電圧がそれぞれ伝達される。センス電源ノードS2Pお よびセンス接地ノードS2Nにセンス電源電圧VCCS および接地電圧が伝達されると、センスアンプSAKが 活性化されセンス動作を開始する。一般的に、Nチャネ ルMOSトランジスタN1およびN2のしきい値電圧 が、PチャネルMOSトランジスタP1およびP2のし きい値電圧の絶対値より小さいため、先に、MOSトラ ンジスタN1およびN2によるNセンスアンプがセンス 動作を開始し、ピット線BLLおよびZBLLから共通 ピット線CBLおよびZCBLに伝達された電位差を増 幅する。すなわちこのMOSトランジスタN1およびN 2により、共通ビット線CBLおよび2CBLの低電位 の共通ピット線が接地電圧レベルに駆動される。少し遅 れて、PチャネルMOSトランジスタP1およびP2よ り、これらの共通ピット線CBLおよびZCBLの高電 位の共通ピット線電位が、センス電源電圧VCCSレベ ルまで駆動される。

【0025】共通ビット線CBLおよびZCBLにLレベルのデータが伝達された場合、このLレベルのデータを受ける共通ビット線の電圧は、プリチャージ電圧VBLよりも低い。一方、Hレベルデータが読出された場合には、このHレベルデータを受ける共通ビット線の電圧はプリチャージ電圧VBLよりも高い。したがって、MOSトランジスタN1およびN2は、Lレベルデータが読出された場合にはそのゲートーソース間電圧がHレベルデータが読出された場合よりも低くなるため、Hレベルデータ読出時に比べてLレベル読出時にはNチャネルMOSトランジスタN1およびN2のセンス動作が遅くなる。

【0026】センスアンプSAKがセンスする電圧は、メモリセルMCのストレージノードSNの電圧V(SN)に比例する大きさを有する。したがって、センスアンプSAKが正確に動作するようにセンスマージンを大きくするためには、このメモリセルから読出される電荷量をできるだけ大きくする必要がある。ストレージノードSNのLレベル時のデータの記憶時の電圧レベルは接地電圧VSSレベルであり、またこのストレージノードSNに、Hレベルデータが記憶される場合には、ストレージノードSNの電圧V(SN)はセンス電源電圧VC

CSレベルである。このストレージノードSNのHレベルデータ記憶時の電圧レベルをできるだけ高くするために、サプワード線SWLへは、昇圧電圧VPPが伝達される。この昇圧電圧VPPは、センス電源電圧VCCSとアクセストランジスタMTのしきい値電圧の和よりも十分高い電圧レベルである。この昇圧電圧VPPをサプワード線SWLに伝達することにより、メモリアクセス

18

センス電源電圧VCCSを、ストレージノードSNに伝 10 達することができる。

トランジスタMTのしきい値電圧損失を伴うことなく、

【0027】センスアンプSAKによるセンス動作が完了すると、ピット線BLLおよびZBLLは、センス電源電圧VCCSおよび接地電圧レベルに駆動される。この後、リードコマンドまたはライトコマンド(コラムアクセスコマンド)が与えられると、列選択動作が行なわれ、列選択線CSL上の列選択信号が活性化され、列選択ゲートCSGが導通し、共通ピット線CBLおよびZCBLが、ローカルデータ線LIOを介してグローバルデータ線GIOおよびZGIOに結合されて、データの書込または読出が行なわれる。

【0028】図98は、メモリセルの断面構造を概略的 に示す図である。図98において、P型基板領域900 表面に、間をおいてN型不純物領域901aおよび90 1 b が形成される。これらの不純物領域901 a および 9016の間のチャネル領域上に、図示しないゲート絶 、 緑膜を介してワード線WLとなる第1の導電層902が 形成される。不純物領域901aは、ピット線BLとな る第2の導電層903に接続され、不純物領域9016 は、ストレージノードSNとなる第3の導電層904に 接続される。この第3の導電層904は、不純物領域9 01 bに接続される脚部と、この脚部上部の中空構造の 円筒形部分とを有する。この円筒形部分にキャパシタ絶 緑膜905を介してセルプレート電極となる第4の導電 層906が配設される。このセルプレートとなる第4の 導電層906は、メモリサブアレイ単位で対応のメモリ サブアレイ上に延在して配設されかつ共通にセルプレー ト電圧VCPを受ける。第3の導電層904の上部の円 筒形領域と第4の導電層906のキャパシタ絶縁膜90 5を介して対向する領域が、メモリセルキャパシタとし て機能する。

【0029】メモリアクセストランジスタMTは、不純物領域901aおよび901bと、第1の導電層902とで形成され、基板領域900が、このメモリアクセストランジスタのバックゲートとして機能する。基板領域900へは、負電圧Vbbが印加される。第3の導電層904の電位が、記憶データに応じて決定される。しかしながら、図98に破線で示すように、このストレージノードSNの接合容量(不純物領域901bと基板領域900の間のPN接合)におけるリーク電流および第2の導電層902の下のチャネル領域に対するリーク電

流、およびキャパシタ絶縁膜905に対するリーク電流 などの種々のリーク電流により、このメモリキャパシタ に蓄積された電荷が減少する。

【0030】図99は、ストレージノードSNの電位レ ベルの時間変化を示す図である。この図99において は、ピット線BLにはプリチャージ電圧VBL(=VC CS/2)が印加され、ワード線WL(サプワード線S WL)に接地電圧VSSが印加されたときの電圧変化を 示す。リーク電流によりストレージノードSNの電圧V (SN)は、次式で表わされる時間依存性を有する。

 $[0031]V(SN) \Rightarrow Vbb + (VCCS - Vb$ b) $\cdot exp(-T/\tau a)$

ここでTは時間を示す。係数τaは、"H"レベルデー タを記憶するメモリセルの電荷保持特性を示す特性値で ある。この特性値τaが大きければ、メモリセルの電荷 保持時間が長いことを示す。

【0032】ストレージノードSNに、Hレベルデータ が書込まれたとき、このストレージノードの電圧V(S N) は、センス電源電圧VCCSレベルである。時間T が経過するにつれて、接合間のリーク電流に従ってスト レージノード電圧V (SN) が徐々に低下する。時刻T 1におけるストレージノードの電圧Vcrのときにメモ リセルデータをピット線に読出した場合、ピット線間の 電位差(Vcr-VBL)・Cs/(Cs+Cb)がセ ンスアンプの感度以下となる。ここで、Cs およびCb はメモリセルキャパシタおよびビット線寄生容量の容量 値をそれぞれ示す。すなわち、この時間 T 1 を経過する と、センスアンプが誤動作し、HレベルデータをLレベ ルデータへと増幅するHデータの読出エラーが生じる。 したがって、このメモリセルに対し、時間T1以内に、 リフレッシュを行なう必要がある。特性値τaは、メモ リセルごとにより異なり(製造パラメータのばらつきに よる)、リフレッシュ間隔は最悪ケースで決定される。 すなわち、この半導体記憶装置内で一番短いデータ保持 時間を有する、すなわち特性値 r a の最も小さい値によ り、リフレッシュ間隔tREFmaxが決定される。

[0033]

【発明が解決しようとする課題】混載DRAMのプロセ スにおいては、同一チップ上に集積化されるロジックと 同一の製造プロセスが適用される。したがって、ロジッ クのトランジスタの性能を引出すために、ロジックプロ セスにおいては標準となっているトランジスタのソース およびドレイン拡散層へのサリサイドプロセス等も混載 DRAMのプロセスに導入されている。したがって、メ モリキャパシタ形成時の高熱処理のサーマルバジェット (熱処理の実行時間と温度との積)を低減している。そ のため、混載DRAMは、汎用DRAMに比べて、不純 物領域および絶縁膜に十分な時間所定の温度で熟処理で きず、接合リーク電流およびキャパシタ絶縁膜のリーク 電流が少し大きい。

【0034】また、図98に示すような、円筒型のスタ ックトキャパシタセル構造を有する場合、DRAM部と ロジック部との間に大きな段差が生じる。CMP(ケミ カル・メカニカル・ポリッシング)プロセスにより、配 線間の層間絶縁膜をある程度平坦化しても、段差を完全 になくすことはできない。したがって、写真製版工程に おける露光工程での段差部における反射光の乱反射等に より、メタル配線のピッチを十分小さくすることができ ない。このため、ロジックの高密度ライブラリに必要と 10 されるメタル配線ピッチを実現することが困難となる。 そこで、メモリセルキャパシタの容量値をある程度犠牲 にして、スタックトキャパシタのストレージノードの高 さを低くする(円筒形部分の高さを低くする)ことによ り、配線間の層間絶縁膜の完全な平坦化を図り、DRA M部とロジック部との段差をなくして、ロジックライブ ラリのゲート密度を高くしている。したがって、このメ モリセルキャパシタの容量値が汎用DRAMに比べて小 さくなっており、蓄積電荷量も応じて低減される。

【0035】また、混載DRAMは、高速動作するロジ ック部と同一半導体チップ上に集積化されている。この ため、高速動作するロジック部からの熱伝導により、汎 用DRAMに比べて、混載DRAM部の温度が高くなる 傾向があり、またこのロジック部の高速動作により、混 載DRAM部の電源線および基板へのノイズも受けやす くなる。これらのプロセス上またはチップ動作上の種々 の要因により、混載DRAMのリフレッシュ特性が汎用 DRAMに比べて劣化する。また、動作期間中におい て、混載DRAMのリフレッシュ間隔を、汎用DRAM に比べて短くする必要があり、データ保持のための消費 30 電流が増大する。

【0036】また、スリープモード時などのように、ロ ジック部が動作を停止している場合に、混載DRAMの 記憶データを保持するために、周期的にリフレッシュを 実行するセルフリフレッシュを行なう必要がある。この 場合においても、セルフリフレッシュモード時のリフレ ッシュ間隔が、汎用DRAMに比べて短くなるため、ス リープモード時の消費電流が増大する。特に、電池駆動 の携帯情報機器およびデジタルカメラ等の製品に混載D RAMを用いたシステムLSIを応用する場合、記憶容 量の増大よりも、低消費電力が重要な要因となる。 した がって、上述のようなリフレッシュ特性の悪化に伴う消 費電流の増大は、電池駆動の機器への用途に対し大きな 問題となる。

【0037】それゆえ、この発明の目的は、低消費電力 を実現することのできる半導体記憶装置を提供すること

【0038】この発明の他の目的は、低消費電流で安定 にデータを保持することのできる半導体記憶装置を提供 することである。

【0039】この発明のさらに他の目的は、リフレッシ 50

ュ特性が改善される混哉DRAMを提供することであ ろ

[0040]

【課題を解決するための手段】この発明の第1の観点に係る半導体記憶装置は、行列状に配列される複数のメモリセルと、各行に対応して配置され、各々に対応の行のメモリセルが接続される複数のワード線と、各列に対応して配置され、各々に対応の列のメモリセルが接続する複数のビット線を含む。これら複数のビット線は対をなして配設される。各ビット線対は第1および第2のビット線を含む。

【0041】この発明に係る半導体記憶装置は、さらに、アドレス信号と動作モード指示信号とに従って複数のワード線からワード線を選択する選択信号を発生するための行選択手段を備える。この行選択手段は、動作モード指示信号が第1の動作モードを示すときにはアドレス指定された行に対応するワード線を選択し、かつ動作モード指示信号が第2の動作モードを示すときにはアドレス指定された行および関連の行を同時に選択するためのモード切換回路を含む。アドレス指定された行および関連の行は、各ピット線対において、第1および第2のピット線の一方とアドレス指定された行に対応するワード線との交差部および第1および第2のピット線の他方と関連の行に対応するワード線との交差部それでれに対応してメモリセルが配置されるように選択される。

【0042】好ましくは第2の動作モードは、複数のメモリセルの少なくとも一部の記憶データの保持を行なう動作モードである。

【0043】また、好ましくは、複数のメモリセルの少なくとも一部の記憶データのリフレッシュを行なうためのリフレッシュ要求を発生するリフレッシュ要求発生回路がさらに設けられる。このリフレッシュ要求発生回路は、動作モード指示信号が第2の動作モードを指定するときには、第1の動作モード時のリフレッシュ間隔よりも長い間隔でリフレッシュ要求を発生するための周期切換回路を含む。

【0044】また、好ましくは、行選択手段のモード切換回路は、第2の動作モード時には、アドレス信号の最下位ピットを縮退状態とするためのゲート回路を含む。

【0045】また、好ましくは、動作モード指示信号の第2の動作モード指示への移行に応答して、所定の間隔でリフレッシュを要求を所定回数発生しかつ各リフレッシュ要求に対応してリフレッシュ行を特定するリフレッシュアドレスを生成してアドレス信号として行選択手段へ与えるリフレッシュ制御回路と、このリフレッシュ要求に応答して少なくとも行選択手段を活性化するための行制御回路が設けられる。モード切換回路は所定回数のリフレッシュ時にはアドレス指定された行および関連の行の選択タイミングを異ならせる。

【0046】好ましくは、このリフレッシュ制御回路は、第2の動作モード指示時には、リフレッシュアドレスを所定値スキップして発生する回路を含む。

【0047】また、リフレッシュ制御回路は、第2の動作モード指示時、少なくとも最上位ピットおよび最下位ピットの論理値を固定してリフレッシュアドレスを発生するように構成されてもよい。

【0048】また、好ましくは、ビット線対各々に対応して設けられ、活性化時対応のビット線対の電位を差動10 増幅するための複数のセンスアンプと、複数のセンスアンプの所定数のセンスアンプに対しセンスアンプ活性化信号に応答して電源供給電圧を供給するための複数のセンス駆動回路とが設けられる。センス駆動回路は、第2の動作モード時には、第1の動作モード時よりも小さな電流駆動力で電源供給電圧を対応の所定数のセンスアンプへ伝達するゲートを含む。

【0049】また、各ビット線対に対応して設けられかつ活性化時対応のビット線対の電位を差動増幅するための複数のセンスアンプと、第2の動作モード時複数のメモリセルの少なくとも一部のリフレッシュを要求するリフレッシュ要求が発生される間隔に対応する期間活性化されたセンスアンプの活性状態を維持するためのセンス制御回路が設けられる。

【0050】好ましくは、センス制御回路は、リフレッシュ要求に応答して複数のセンスアンプを非活性化しかつ所定期間経過後活性化後するための手段を備える。

【0051】また、好ましくは、各ビット線対に対応して設けられ活性化時対応のビット線対を短絡するためのビット線イコライズ回路と、センスアンプの非活性化に30 応答してビット線イコライズ回路を所定期間活性化するためのビット線イコライズ制御回路と、リフレッシュ要求に応答して行選択手段からの選択信号に従って対応の行を、ビット線イコライズ回路の非活性化後に選択状態へ駆動するための行駆動回路とが設けられる。

【0052】また、好ましくは、各ピット線をプリチャージするためのプリチャージ電圧を発生するためのプリチャージ電圧発生回路が設けられる。このプリチャージ電圧発生回路は、動作モード指示信号が第2の動作モードを指示するとき、プリチャージ電圧発生動作を停止するように構成される。

【0053】また、好ましくは、選択ワード線上に伝達される昇圧電圧を昇圧線上に発生するための昇圧電圧発生回路と、この昇圧線上の電圧レベルを動作モード指示信号に応じて切換えるためのレベル切換回路が設けられる。

【0054】昇圧電圧発生回路は、動作モード指示信号が第2の動作モードを指示するときには昇圧電圧の発生を停止する回路を含み、レベル切換回路は、この第2の動作モード時昇圧線を昇圧電圧よりも低い電圧を受ける 50 電源ノードへ結合するためのゲートを備える。 【0055】また好ましくは、動作モード指示信号が第1の動作モードを示すときに活性化されて複数のメモリセルが形成される基板領域へ印加される基板バイアス電圧を発生するための第1の基板バイアス発生回路と、動作モード指示信号が第2の動作モードを示すときに間欠的に活性化され、第1の基板バイアス発生回路よりも小さな電流駆動力で基板バイアス電圧を発生する第2の基板バイアス発生回路とが設けられる。

【0056】また、好ましくは、第2の動作モードは、 複数のメモリセルの少なくとも一部のメモリセルの記憶 データの保持を行なう動作モードである。この場合、所 定間隔でメモリセルの記憶データのリフレッシュを要求 するリフレッシュ要求を発生するリフレッシュ制御回路 が設けられる。第2の基板バイアス発生回路は、このリ フレッシュ要求に応答して所定期間チャージポンプ動作 を行なって基板バイアス電圧を発生する回路を備える。

【0057】また、好ましくは、複数のメモリセルへ伝達されるアレイ電源電圧を発生するためのアレイ電源回路が設けられる。このアレイ電源回路は、動作モード指示信号に応答して第1の動作モードと第2の動作モードとの間でアレイ電源電圧の電圧レベルを切換えるための手段を含む。

【0058】このアレイ電源回路は、活性化時内部電源線に第1の電圧レベルの内部電圧をアレイ電源電圧として発生するための内部電源回路と、動作モード指示信号が第2の動作モードを示すときは内部電源回路を非活性化するための手段と、この動作モード指示信号が第2の動作モードを示すとき内部電源線を第1の電圧レベルよりも低い第2の電圧レベルの電源電圧を受ける電源ノードに結合するゲートとを含む。これらの非活性化手段およびゲートがレベル切換回路に対応する。

【0059】また、好ましくは、動作モード指示信号の第2の動作モード指示から第1の動作モード指示への移行に応答して、複数のメモリセルのアドレス領域のメモリセルの記憶データをリフレッシュするためのリフレッシュ制御回路が設けられる。このリフレッシュ制御回路が設けられる。このリフレッシュ制御回路が設けられる。このリフレッシュ制御回路は、行選択手段へリフレッシュ行を特定するためのリフレッシュアドレスをアドレス信号として与えるためのリフレッシュカウンタを含み、かつまた行選択手段を第2の動作モードで動作させかつ所定アドレス領域のメモリセルのデータのリフレッシュ完了後、動作モード指示信号に従って第1の動作モードで動作させるための回路を含むように構成される。

【0060】好ましくは、動作モード指示信号に応答して選択的に活性化され、活性化時所定の電圧レベルの内部電圧を発生するための内部電圧発生回路がさらに設けられる。この内部電圧発生回路は、動作モード指示信号が第2の動作モードを示すとき内部電圧発生動作を停止する。リフレッシュ制御回路は、好ましくは、内部電圧発生回路が動作モード指示信号の第1の動作モード指示 50

への移行に応答して活性化された後に、所定のアドレス 領域のリフレッシュを実行させるための回路を含む。

【0061】好ましくは、複数のピット線対に対応して活性化時、対応のピット線対を所定電圧レベルにプリチャージするための第1および第2のプリチャージ回路が設けられる。この第2のプリチャージ回路は、その電流駆動能力が第1のプリチャージ回路よりも小さくされる。第1の動作モード時には、第1および第2のプリチャージ回路がスタンバイ時活性化され、第2の動作モード時には、第1のプリチャージ回路が非活性状態に固定される。

【0062】また、好ましくは、複数のビット線対は、列方向において隣接するブロックがセンスアンプ回路を共有するように複数のブロックに分割される。第1のプリチャージ回路は、隣接ブロックのピット線対により共有される。一方、第2のプリチャージ回路は、各ブロックにおいて各ピット線対に対応して設けられる。

【0063】好ましくは、さらに、第2のプリチャージ 回路に各々対応して複数のイコライズ回路が設けられ る。このイコライズ回路は、対応の第2のプリチャージ 回路と同一タイミングで活性化され、対応のビット線対 を電気的に短絡する。これらのイコライズ回路の各々 は、対応の第2のプリチャージ回路の電流駆動力よりも 大きな電流駆動力を有している。

【0064】また、好ましくは、ビット線対へ伝達される所定電圧を発生するための所定電圧発生回路と、第2の動作モード時に所定電圧発生回路を所定間隔で電源ノードへ結合するための電源制御回路が設けられる。

【0065】好ましくは、第2の動作モードは、メモリ 30 セルの記憶データを保持するセルフリフレッシュモード を含む。所定間隔は、このセルフリフレッシュモードに おいてメモリセルの記憶データのリフレッシュが行なわ れるリフレッシュ間隔であり、リフレッシュの実行時、 電源制御回路が、所定電圧発生回路を電源ノードに結合 する。

【0066】また、好ましくは、第2の動作モードは、さらに、このセルフリフレッシュモードの前に行なわれるツインセル普込モードを含む。このツインセル普込モード時において、複数のメモリセルの保持データの再替込が行なわれる。電源制御回路はこのツインセル普込モード時には、電源ノードを所定電圧発生回路に結合する。

【0067】また、好ましくは、第2の動作モードはメモリセルの記憶データのリフレッシュを行なうリフレッシュモードを含む。所定の周期でリフレッシュ要求を発行する回路と、リフレッシュ要求に応答してリフレッシュ活性化信号を発生する回路と、このリフレッシュ活性化信号を遅延して遅延リフレッシュ活性化信号に従って行選択延回路と、遅延リフレッシュ活性化信号に従って行選択

動作を行なう行系回路が設けられる。所定電圧発生回路はリフレッシュ活性化信号に応答して電源ノードに結合される。

【0068】また、好ましくは、遅延回路の遅延時間がテスト指示信号に応答して変更される。

【0069】この発明のさらに他の観点に係る半導体記憶装置は、行列状に配列される複数のメモリセルを有するメモリセルアレイと、このメモリセルアレイの選択メモリセルとデータの授受を行なうための内部データバスと、アレイ活性化指示信号に応答して活性化され、メモリセルアレイから行を選択させる行選択回路を備える。この行選択回路は、第1のアドレスに従ってメモリセルアレイの第1の行を選択し、かつ第2のアドレスに従ってメモリセルアレイの第2の行を選択する。

【0070】この発明の他の観点に係る半導体記憶装置は、さらに、列を選択し、この選択列を再配置データバスに結合するための再配置列選択回路と、この活性化時その出力データをラッチする機能を有し、内部データバスのデータを増幅するためのプリアンプと、プリアンプの出力信号をデータ再配置モード等再配置データバスに転送するデータバッファを含む。

【0071】好ましくは、メモリアレイは複数のメモリプロックに分割され、データ再配置書込指示信号はデータ保持領域のメモリブロックに対して活性化される。

【0072】好ましくは、メモリアレイは、各々行列状に配列される複数のメモリセルを有する複数のメモリブロックに分割される。行選択回路は、好ましくは、データ再配置動作モード指示信号の活性化時第1の行および第2の行を並行して選択状態に保持する。これら第1および第2の行は異なるメモリブロックに配置される。

【0073】好ましくは、パルス状のアレイ活性化信号を行選択指示に応答して行選択回路を活性化する行選択 制御回路がさらに設けられる。

【0074】この発明のさらに他の観点に係る半導体装置は、行列状に配列される複数のメモリセルを有するメモリセルアレイと、このメモリセルアレイの選択メモリセルとデータの授受を行なうための内部データバスと、アレイ活性化指示信号の活性化に応答して活性化され、メモリセルアレイから行を選択するための行選択回路とを備える。この行選択回路は、第1のアドレスに従ってメモリセルアレイの第1の行を選択し、かつ第2のアドレスに従ってメモリセルアレイの第2の行を選択する。

【0075】この発明のさらに他の観点に係る半導体記憶装置は、さらに、列に対応して設けられ、アレイ活性化指示信号の活性化に応答して活性化され、対応の列のデータを検知、増幅、およびラッチする複数のセンスアンプと、内部データバスと、データ再配置替込指示信号の非活性化時活性化され、列アドレス信号に従ってメモリセルアレイの第1の行のメモリセルが配置される列を選択し、該選択列を内部データバスに結合するための列 50

選択回路と、データ再配置書込指示信号の活性化時活性 化され、列アドレス信号に従ってメモリセルアレイの第 2の行のメモリセルが配置される列を選択し、該選択列 を内部バスに結合するための再配置列選択回路と、再配 置動作モード指示信号の活性化時活性化され再配置列選 択回路の列選択動作の回数をカウントし、該カウント値 が所定値に到達するまで行選択回路の前記第2のアドレ スに対応する行の選択状態への駆動動作を停止させ、か つこのカウント値が所定値に到達すると行選択回路の第 2のアドレスに従う行選択状態への駆動を活性化するた 10 めの再配置制御回路と、内部データバスデータを増幅し かつラッチするプリアンプと、データ再配置書込指示信 号の活性化時活性化され、プリアンプの出力するデータ ^{*}を内部データバスに転送するための転送バッファを備え る。プリアンプは、活性化時その出力データをラッチす

26

【0076】また、再配置制御回路のカウントの所定値は、メモリセルアレイの列の数に対応する。

【0077】この発明のさらに他の観点に係る半導体記 20 憶装置は、行列状に配列される複数のメモリセルを有す るメモリセルアレイと、このメモリセルアレイの選択メモリセルとデータの授受を行なうための内部データバス と、メモリセルアレイから行を選択するための行選択回路とを備える。この行選択回路は、第1のアドレスに従ってメモリセルアレイの第1の行を選択し、かつ第2のアドレスに従ってメモリセルアレイの第1の行を選択し、

【0078】この発明のさらに他の観点に従う半導体記 憶装置は、内部データバス上に読出された選択メモリセ ルからのデータを増幅するためのプリアンプと、データ 再配置書込指示信号の非活性化時列選択指示に応答して 活性化され、列アドレス信号に従ってメモリセルアレイ の第1の行のメモリセルが配置される列を選択し、その 選択列を内部データバスに結合するための列選択回路 と、データ再配置書込指示信号の活性化時列選択指示に 応答して列選択回路の活性化の所定時間後に活性化さ れ、列アドレス信号に従ってメモリセルアレイの第2の 行のメモリセルが配置される列を選択し、該選択列を内 部データバスに結合するための再配置列選択回路と、列 40 選択指示に応答して活性化されるプリアンプ活性化信号 に応答して活性化され、内部データバスのデータを増幅 しかつラッチするためのプリアンプと、プリアンプ活性 化信号の活性化に応答してこのプリアンプよりも遅れて プリアンプの出力するデータを内部データバスに転送す るためのデータバッファを含む。

【0079】行選択回路は、好ましくは、少なくともアレイ活性化指示信号に応答して活性化され、活性化時外部からのアドレス信号に従ってアドレス指定された行を選択状態へ駆動する。

7 【0080】また、好ましくは、この行選択回路は、ア

レイ活性化指示信号および再配置動作モード指示信号の 活性化時、再配置列選択回路の列選択動作完了後第2ア ドレスによりアドレス指定された行を選択状態へ駆動す ス

【0081】また、好ましくは、メモリセルアレイの列に対応して配置され、かつ既に対応の列のデータを検知、増幅、およびラッチする複数のセンスアンプがさらに設けられる。これら複数のセンスアンプは、アレイ活性化指示信号の活性化に応答して活性化される。

【0082】再配置データバスは、好ましくは、メモリセルアレイの選択メモリセルへ普込データを伝達するための内部書込データバスであり、また内部データバスは、メモリセルアレイの選択メモリセルから読出されたデータを転送するための内部読出データバスである。

【0083】好ましくは、さらに、再配置動作モード指示信号の活性化時、列選択指示信号に応答して列アドレスを生成して列選択回路へ与える内部列アドレス発生回路が設けられる。

【0084】この発明のさらに他の観点に係る半導体記憶装置は、行列状に配置される複数のメモリセルを有するメモリセルアレイと、アレイ活性化指示信号に応答してメモリセルアレイの行を選択するための行選択回路と、内部データを転送するための内部データバスと、列選択指示に応答してメモリセルアレイの列を選択して内部データバスへ結合するための列選択回路と、データ再配置指示に応答して列選択回路および内部データバスを介して行選択回路により選択された第1の行からこの行選択回路により選択された第2の行へデータを転送する転送回路を備える。

【0085】この発明のさらに他の観点に従う半導体記憶装置は、行列状に配列される複数のメモリセルと、アレイ活性化信号に応答してアドレス指定された行を選択状態に駆動する行選択回路と、列選択指示に応答してアドレス指定された列を選択するための列選択回路と、内部データバスと、プリアンプ活性化信号に応答して内部データバスのデータを増幅しかつラッチするプリアンプと、再配置曹込指示信号に応答してプリアンプの出力データを内部データバスに転送する転送バッファとを備える。プリアンプは、列選択指示に応答して活性化されかつ再配置曹込指示信号の非活性化に応答して非活性化される。

【0086】好ましくは、列選択指示の活性化に応答して活性化されかつ再配置書込指示信号の非活性化に応答して活性化され、活性化時内部データバスを所定電圧レベルにイコライズするバスイコライズ回路がさらに設け

【0087】列選択回路は、好ましくは、データ再配置 哲込指示信号の非活性化時列アドレス信号にしたがって 列選択信号を生成し、かつ再配置列選択回路は、データ 再配置普込指示信号の活性化時列アドレス信号にしたが って再配置列選択信号を生成する。データ再配置書込指示信号は、第1のアドレスが指定する行に対応する領域 に対しては非活性化され、かつ第2のアドレスが指定する行に対応する領域に対しては活性化される。

【0088】また、これに代えて、好ましくは、列選択回路は、列アドレス信号に対応する列指定信号をデータ再配置書込指示信号の非活性化時選択して該選択列指定信号にしたがって列選択信号を生成する。再配置列選択回路は、データ再配置書き込み指示信号の活性化時列指定信号の遅延信号を選択し、この選択遅延列指定信号にしたがって再配置列選択信号を生成する。データ再配置書込指示信号は第1のアドレスが指定する行に対応する領域に対しては非活性化され、かつ第2のアドレスが指定する行に対応する領域に対しては活性化される。

【0089】 書込データバスと読出データバスとが別々に設けられる構成においては、列選択回路は、好ましくは、データ再配置書込指示信号の非活性化時列アドレスに対応する読出列指定信号にしたがって読み出し列選択ゲートに対するき込列選択信号を生成しかつ書込列選択信号の生成が禁止される。 再配置列選択回路は、データ再配置書込指示信号の活性化時列アドレスに対応する読出列指定信号にしたがって書込列選択が一トに対する書込列選択信号を生成しかつ読出列選択信号に従う読出列選択信号を生成しかつ読出列選択信号に従う読出列選択信号の生成が禁止される。各列には内部読出データ線に対応の列を結合するための読出列選択ゲートと、内部書込データバスに対応の列を結合するための書込列選択ゲートとが設けられる。

【0090】また、好ましくは、転送回数をカウントする構成においては、内部データバスは、内部データ線 30 と、再配置データ線とを含む。これらのデータ線が、それぞれデータ転送時に列選択回路および再配置列選択回路により対応の列と接続される。

【0091】プリアンプが、この内部データ線のデータを増幅し、一方、転送バッファが、再配置データ線にプリアンプの出力データを転送する。

【0092】この発明のさらに別の観点に関わる半導体 記憶装置は、各々が複数のメモリセルを有する複数のメ モリブロックを有するメモリアレイと、ブロック選択ア ドレスに従って複数のメモリブロックに指定されたメモ 40 リブロックを選択するためのブロック選択信号を発生す るブロック選択信号発生回路と、データアクセスが行な われる通常動作モード時と異なる第1の動作モード時 に、ブロック選択信号とメモリブロックとの対応関係を メモリブロック単位で変更するためのブロック変更回路 とを含む。

【0093】プロック変更回路は、好ましくは、通常動作モード時には、プロック選択信号とメモリプロックとの対応関係の変更を禁止する。

【0094】また、好ましくは、ブロック変更回路は、 ブロック選択信号を伝達するブロック選択信号線の接続 を切換えるためのヒューズプログラム回路を含む。

【0095】ブロック変更回路は、好ましくは、第1の 動作モード時において、第1のメモリブロックを第2の メモリブロックで置換するための回路を含む。

【0096】好ましくは、第1のメモリブロックをの第1の動作モード時にスタンバイ状態に保持するためのブロック制御回路がさらに設けられる。

【0097】このブロック制御回路は、好ましくは、第 1の動作モード時、第1のメモリブロックへの電圧の供 給を停止するための回路を含む。

【0098】また、好ましくは、第2の動作モード時、 メモリアレイをメモリプロック単位でスタンバイ状態に 設定するための回路がさらに設けられる。

【0099】メモリセルは、好ましくは、キャパシタにデータを記憶するダイナミック型メモリセルであり、第1の動作モードは1ビットのデータにこのメモリセルで記憶する動作モードであり、第2の動作モードは、第2のメモリブロック単位で消費電流を検出するテストモードである。

【0100】第1の動作モード時においては、アドレス 指定された行のワード線を選択し、1ピットの情報が1 つのメモリセルにより記憶される。一方、第2の動作モード時においては複数のワード線が同時に選択され、ピット線対それぞれにメモリセルデータが読出される。すなわち、2つのメモリセルにより1ピットの情報が記憶される。したがって、この第2の動作モード時においては、常に相補データを格納するメモリセルから読出電圧が伝達されるため、センス動作前のピット線電圧振幅を大きくすることができ、応じてリフレッシュのために消費される電流を低減することができ、消費電力を低減することができる。

【0101】また、第1の動作モード時には、1ビットデータが、1つのメモリセルで記憶されており、この第1の動作モード時は、半導体記憶装置の記憶容量を十分大きくして必要なデータの記憶を行なうことができ、第1の動作モード時において、この半導体記憶装置をたとえば主メモリとして利用することができる。これにより、この半導体記憶装置の記憶容量を低減させることなく消費電力を低減することができる。

【0102】また、第2の動作モード時に、プリチャージ回路の電流駆動能力を小さくすることにより、平均消費電流が低減される。また、このプリチャージ電圧発生回路を第2の動作モード時、電源ノードから分離することにより、プリチャージ電圧発生のための消費電流を低減でき、第2の動作モード時における消費電流を低減することができる。

【0103】また、データ再配置時においては、メモリセルデータを内部で転送し、外部へ読出さないように構成することにより、高速でデータの再配置を行なうこと

ができ、スリープモード移行時、高速で、ツインセルモードに入ることができる。また、半導体配憶装置外部に、このデータ再配置のためのデータ退避用のメモリを設ける必要がなく、システム全体のサイズを低減することができる。

【0104】また、好ましくはツインセルモードである 第1の動作モード時に、プロック選択信号とメモリプロ ックとの対応関係を変更することにより、メモリブロッ ク単位での置換が可能となり、たとえばビット線とサブ 10 ワード線とのマイクロショートが多数存在し、スタンバ イ電流が多くなる場合、このスタンバイ不良メモリプロ ックを他の正常メモリブロックで置換することにより、 第1の動作モード時における消費電流を低減することが できる。

[0105]

【発明の実施の形態】 [実施の形態1] 図1は、この発 明の実施の形態1に従う半導体記憶装置のアレイ部の構 成を概略的に示す図である。図1においては、メモリセ ルMCは、列方向に隣接するメモリセルがピット線コン 20 タクトBCTを共有するように配置される。 ビット線コ ンタクトBCTを共有する2つのメモリセルMCにより 1つのレイアウト単位 L Uが構成される。このレイアウ ト単位LUは、列方向において1列おきに配置され、ま た行方向において2行おきに配置される。ピット線コン タクトBCTも、したがって、列方向に整列して4行お きに配置され、また行方向においてもピット線コンタク トBCTは1列おきに配置される。行方向においては、 レイアウト単位 L Uが 1 列ずれて配置される。 ビット線 コンタクトBCTを斜め方向に結んで求められるメモリ 30 セルMCの最小ピッチ長のピット線方向への斜影した長 さが、メモリセルMCの列方向の配置ピッチの1/2で あり、この図1に示すメモリセル配置は、「ハーフピッ チセル」配置と呼ばれる。

【0106】メモリセルMC(レイアウト単位LU)の 各列に対応してピット線BLおよびZBLが交互に配置 される。これらのピット線BLおよびZBLは対をなし て配設され、各ピット線対に対しセンスアンプ回路S/ Aが配置される。

【0107】メモリセルMCの各行に対応してサプワー 40 ド線SWLが配置され、サプワード線SWLには、それ ぞれ対応の行のメモリセルMCが接続される。サプワード線SWLは、メモリサプアレイMSAの両側に配置さ れるサプワードドライバ帯SWDEBおよびSWDOB に含まれるサプワードドライバにより駆動される。サプワードドライバ帯SWDEBに含まれるサプワードドライバSWDEO、SWDE1およびSWDE2は、それ ぞれ偶数のサプワード線SWLL0、SWLL2、SWLL4、SWLL6、およびSWLL8を、図示しない 対応のメインワード線上の信号およびサブデコード信号 50 SD<0>およびSD<2>に従って駆動する。これら

のサプワードドライバSWDE0、SWDE1およびSWDE2は、対応のメインワード線が選択状態のとき、サプデコード信号SD<0>およびSD<2>に従って、対応の2つのサプワード線のうちの一方を選択状態へ駆動する(サブデコード信号が選択状態のとき)。

31

【0108】サプワードドライバ帯SWDOBにおいては、奇数サプワード線SWLR1、SWLR3、SWLR5およびSWLR7に対してサプワードドライバSWDO0、SWDO1およびSWDO2が設けられる。これらのサプワードドライバSWDO0、SWDO1、SWDO2には、それぞれ2つのサプワード線が対応して設けられ、これらのサプワードドライバSWDO0、SWDO1およびSWDO2は、図示しないメインワード線上の信号とサブデュード信号SD<3>およびSD<1>に従って対応のサプワード線を選択状態へ駆動する。

【0109】メインワード線は、4本のサブワード線に 対して1本配置される。すなわち、サブワード線SWL L0、SWLR1、SWLL2およびSWLR3に対し て1つのメインワード線が位置され、サブワード線SW 20 LL4、SWLR5、SWLL6およびSWLR7に対 して1つのメインワード線が配置される。

【0110】行選択時においては、隣接するサブワード 線を同時に選択する。すなわち、アドレス信号に従っ て、アドレス指定されたサプワード線およびこの隣接す るサプワード線の対SWLPを同時に選択する。図1に 示すように、たとえばサブワード線SWLLOおよびS WLR1が同時に選択される。メモリセルMC1および MC2を1ビット/2セルモード(ツインセルモード) 時のメモリ単位(以下、ツインセルモード単位セルと称 す) MTUとして、1 ピット情報を記憶する。すなわ ち、メモリセルMC 1 およびMC 2の一方に、Hレベル データを書込み、他方のメモリセルにLレベルデータを 書込む。センスアンプ回路S/Aは、ピット線BLおよ びZBLの電位を差動増幅している。したがって、ビッ ト線BLおよび乙BLに、常に相補メモリセルデータが 読出されるため、HレベルデータおよびLレベルデータ がピット線BLおよび乙BLに伝達され、これをセンス アンプ回路S/Aで差動増幅する。

【0111】すなわち、列方向において最も近いピット線コンタクトの間に配置される2つのサブワード線を同時に選択する。ハーフピッチセル配置であるため、ピット線コンタクトの間に配置されるサブワード線を同時に2本選択状態へ駆動することにより、行および列方向において隣接するレイアウト単位LUの近接メモリセルMCがピット線BLおよびZBLにそれぞれ結合される。これにより、ツインセルモード時における単位セルMTUの2つのメモリセルにHレベルデータおよびLレベルデータを否込む。

【0112】たとえば、図2に示すように、隣接するサ

ブワード線SWLaおよびSWLbとピット線ZBLおよびBLの交差部には、それぞれメモリセルMC1およびMC2が配置される。これらの2つのメモリセルMC1およびMC2を、1ビット/2セルモード(以下、ツィンセルモードと称す)においては、1ピット情報を記憶するための単位セルMTUとして用いる。ピット線BLおよびZBLは、センスアンプ回路S/Aに結合されており、それらの電位が差動増幅される。したがって、

常に、メモリセルMC1およびMC2には、相補なデー

32

10 夕が記憶される。

【0113】図3は、図2に示すツインセルモード単位 セルMTUのピット"0"の記憶情報読出時におけるピ ット線の電位変化を示す信号波形図である。スタンパイ 状態時すなわちサプワード線SWLaおよびSWLbが 非選択状態のとき、ビット線BLおよびZBLは、中間 電圧VCCS/2の電圧レベルにプリチャージされかつ イコライズされている。ロウアクティブコマンドが与え られ行選択動作が行なわれ、サブワード線が選択状態へ 駆動されると、サブワード線SWLaおよびSWLbが ともに、昇圧電圧VPPレベルに駆動される。このサブ ワード線SWLaおよびSWLbが選択状態へ駆動され ると、メモリセルMClからHレベルデータがピット線 ZBL上に読出され、一方、メモリセルMC2からLレ ベルデータがピット線BL上に読出される。したがつ て、ピット線ZBLは、中間電圧VCCS/2から読出 電圧ΔV1だけその電圧レベルが上昇し、またピット線 BLは、中間電圧VCCS/2から読出電圧 ΔV2だけ その電圧レベルが低下する。これが、セルデータ読出期 間である。

【0114】このセルデータ読出期間が完了すると、センスアンプ活性化信号SONおよびZSOPを活性化し、センスアンプ回路S/Aを活性化する。センスアンプ回路S/Aは、ピット線BLおよびZBLの電位差(ΔV1+ΔV2)を差動増幅する。したがって、センスアンプ回路S/Aに含まれるNチャネルMOSトランジスタN1およびN2の一方は、センスアンプ活性化信号SONが活性化されると、即座に導通し、ローレベルのピット線を接地電圧レベルへ駆動する。すなわち、このセンスアンプ回路S/Aに対しては常に、ツインセルモード単位セルMTUの記憶データの"1"および

"0"のいずれにかかわらず、Hレベルの読出電圧およびLレベルの読出電圧が伝達されるため、このセンスアンプ回路S/AのNチャネルMOSトランジスタN1およびN2は高速でセンス動作を、センスアンプ活性化信号SONの活性化時実行する。したがって、従来の1ビット/1セルの動作モードに比べて、高速センスが可能となる。また、ビット線BLおよびZBLの電位差は(ΔV1+ΔV2)であり、1ビット/1セルの動作モードに比べて、院出電圧は大きく、センスマージンを十つには、カスコードによる。

50 分に確保することができる。

【0115】図4は、図2に示すツインセルモード単位 セルMTUのメモリセルMC1およびMC2の蓄積電荷 量の時間変化を示す図である。メモリセルMC1のスト レージノードSN1の電圧V(SN1)は、Hレベルデ ータが書込まれているため、初期時アレイ電源電圧VC CSレベルである。一方メモリセルMC2は、Lレベル データを記憶しているため、ストレージノードSN2の 電圧V(SN2)は、初期時、接地電圧VSS(=0 V)である。この状態でスタンバイ状態に入り、サブワ ード線SWLaおよびSWLbを接地電圧レベルに設定 10 データの検知増幅を行なうことができる。 し、かつピット線BLおよび乙BLを中間電圧VCCS /2の電圧レベルに設定する。メモリトランジスタの基 板領域には、負電圧Vbbが印加される。この場合、ス トレージノードSN1およびSN2の電圧の時間変化は 次式で表わされる。

 $[0116]V(SN1) \Rightarrow Vbb+(VCCS-Vb$ b) $\cdot exp(-T/\tau a)$,

 $V (SN2) = Vbb \cdot \{1 - exp (-T/\tau b)\}$ この場合、ビット線BLおよびZBLの読出電圧差は次 式で表わされる。

 $[0117] \Delta VBL = (V (SN1) - V (SN$ 2)) · Cs/(Cs+Cb)

時刻T1は、従来の1ピット/1セル構成のDRAM で、センスマージンが不十分となり、読出エラーが生じ る時間である。しかしながら、1ピット/2セルの動作 モードにおいては、この時刻T1においても、ストレー ジノード電圧V(SN1)およびV(SN2)の差は十 分な大きさを有している。ストレージノードSN1の電 圧V (SN1) が中間電圧VCCS/2の電圧レベルに まで低下しても、ストレージノードSN2の電圧V(S N2)も同様に低下しており、これらの電圧V(SN 1) およびV(SN2) の電圧差は十分な大きさを有し ている。

【0118】時刻T2においては、データの読出を行な った場合、ビット線 ZBLには、中間電圧 VCCS/2 が伝達され、その電圧レベルは変化せず、一方、ビット 線BLに、Lレベルデータの読出電圧(−Δ∨2)が伝 達される。

【0119】図5は、この図4に示す時刻T2における メモリセルデータのセンス動作を示す信号波形図であ る。すなわち、図5に示すように、図4に示す時刻T2 においてメモリセルデータを読出した場合、ピット線ス BL上の読出電圧 Δ V 1 は 0 V に等しい。一方、ピット 線BL上には、ストレージノードSN2の電圧レベルに 応じた読出電圧- Δ V 2 が伝達される。従来の1 ピット /1セル構成のDRAMにおけるLレベルデータ読出時 の読出電圧とほぼ同じ大きさの読出電圧が、ピット線B L上に読出される。したがって、従来の1ピット/1セ ル構成のDRAMのLレベルデータ読出時のセンス動作 時の信号波形と同じような波形が得られ、従来のDRA Mと同様のセンス速度で正常にセンス動作を行なうこと

34

【0120】図4に再び戻って、時間がさらに時刻T2 を超えて経過し、ストレージノードSN1の電圧V(S N1) がビット線プリチャージ電圧VCCS/2よりも 低くなっても、ビット線BLおよびZBLの電位差が、 センスアンプ回路のセンス感度以上であれば、センス動 作は遅くなるものの(NチャネルMOSトランジスタの オン状態への移行速度が低下する)、正常にメモリセル

【0121】したがって、最大リフレッシュ時間 t R E Fmaxを大きくするロングリフレッシュモードを設定 することができる。このロングリフレッシュモードにお いては、図96に示すリフレッシュ要求信号FAYの周 期を、1桁近く大きくすることができ、データ保持のた めの消費電流を低減することができる。

【0122】また、ピット線BLおよびZBLの対に読 出される相補データにより、Hレベルデータの読出電圧 ΔV1が小さい場合でも、Lレベルデータの読出電圧-ΔV2が十分な大きさであれば、正常なセンスを行なう ことができる。したがって、ストレージノードSNに対 しフルVCCSを伝達する必要がなくなる。これは、ワ ード線(メイン/サブワード線)の駆動電圧に必要な電 圧レベルが、アレイ電源電圧(センス電源電圧)VCC Sとメモリセルのアクセストランジスタのしきい値電圧 (Vthc) よりも十分大きくしなければならないとい う制約が緩和されることを意味する。すなわち、昇圧電 圧VPPの電圧レベルを適当に下げることができ、昇圧 電圧VPPを発生する昇圧電圧発生回路(通常チャージ 30 ポンプ回路で構成される)の消費電流を低減でき、応じ て半導体記憶装置の通常動作時の消費電流をも小さくす ることができる。

【0123】図6は、サプワードドライバの構成を示す 図である。図6においては、メインワード線ZMWLO に関連する部分の構成を示す。

【0124】メモリサプアレイMSAにおいては、この メインワード線ZMWLOに対して、4本のサプワード 線SWLL0、SWLR1、SWLL2、およびSWL R3が配設される。

【0125】このメインワード線ZMWLOに対し、奇 数サプワードドライバSWDOがサプワードドライバ帯 の一方に配設され、また他方のサプワードドライバ帯S WDBにおいて偶数サプワードドライバSWDEが配設 される。偶数サプワードドライバSWDEは、メインワ ード線ZMMWLO上の信号とサブデコード信号SD< 0>および2SD<0>に従ってサプワード線SWLR Oを駆動するサブワードドライブ回路SWDROと、メ インワード線2MWL0の信号とサブデコード信号SD <2>およびZSD<2>に従ってサブワード線SWL 50 R 2 および S W L L 2 を駆動するサブワードドライブ回

路SWDR 2を含む。1つのサブワードドライブ回路SWDRにより、2つのメモリサブアレイにおけるサブワード線を駆動することによりサブワードドライバ帯の占有面積を低減する。

【0126】サブワードドライバSWDOは、メインワード線ZMWL0上の信号とサブデコード信号SD<1>およびZSD<1>に従ってサプワード線SWLR1およびSWLL1を駆動するサブワードドライブ回路SWDR1と、メインワード線ZMWL0上の信号とサブデコード信号SD<3>およびZSD<3>に従ってサブワード線SWLR3およびSWLL3を駆動するサブワードドライブ回路SWDR3を含む。これらのサブワードドライブ回路SWDR1およびSWDR3各々は、2つのメモリサブアレイのサブワード線を同時に駆動する。

【0127】サブデコード信号SD<0>-SD<3> および2 S D < 0 > - S D < 3 > は、センスアンプ帯 S ABを延在する信号線上を伝達されるサブデコードファ ースト信号 2 SDF < 0 > - 2 SDF < 3 > から生成さ れる。すなわち、サブデコード信号SD<0>は、サブ デコードファースト信号2SDF<0>を受けるインバ ータIVOから生成され、補のサブデコード信号ZSD <0>は、インバータIV0の出力信号を受けるインバ ータIV1から生成される。サプデコード信号SD<2 >は、サブデコードファースト信号 ZSDF < 2>を受 けるインパータIV2から生成され、サブデコード信号 ZSD<2>は、インバータIV2の出力信号を受ける インバータIV3が生成される。サブデコード信号SD <1>は、サブデコード信号ZSDF<1>を受けるイ ンパータIV4から生成され、サブデコード信号ZSD <1>は、インバータIV4の出力信号を受けるインバ ータIV5から生成される。サブデコード信号SD<3 >は、サブデコードファースト信号ZSDF<3>を受 けるインバータIV6から生成される。サブデコード信 号ZSD<3>は、インパータIV6の出力信号を受け るインパータIV7から生成される。これらのインパー タIVO-IV7の出力信号線は、メモリサプアレイM SA内にのみ延在する。センスアンプ帯SABとサブワ ードドライバ帯SWDBの交差部に、これらのインパー タIVO一IV7が、配置される。

【0128】サブワードドライブ回路SWDR0-SWDR3は、同一構成を有する。すなわち、サブワードドライブ回路SWDRi(i=0-3)は、メインワード線ZMWL0上の信号がLレベルのときオン状態となり、サブデコード信号SD<i>を伝達するPチャネルMOSトランジスタQ1と、メインワード線ZMWL0上の信号電位がHレベルのとき導通し、対応のサブワード線SWLRiおよびSWLLiを接地電位レベルに保持するNチャネルMOSトランジスタQ2と、サブデコード信号ZSD<i>がHレベルのとき導通し、対応の

サブワード線SWLRiおよびSWLLiを接地電位レベルに保持するNチャネルMOSトランジスタQ3を含む。

【0129】メインワード線ZMWLOは、選択時、接地電位レベルに駆動される。このときには、MOSトランジスタQ2はオフ状態である。PチャネルMOSトランジスタQ1は、サブデコード信号SD<i>がHレベルのときには導通し、対応のサブワード線SWLRiに、サブデコード信号SD<i>を伝達する。このとき、補のサブデコード信号ZSD<i>はLレベルであり、NチャネルMOSトランジスタQ3はオフ状態にある。

【0130】一方、サブデコード信号SD<i>がLレ ベルのときには、PチャネルMOSトランジスタQ1 は、ソースおよびゲートが同一電位となり、オフ状態と なる。このときには、サブデコード信号ZSD<i>が オン状態となり、対応のサブワード線SWLRiおよび SWLLiが接地電位レベルに保持される。これによ り、非選択サブワード線がフローティング状態となるの 20 を防止する。サブデコード信号SD<0>-SD<3> は、所定のロウアドレスピットをデコードして生成され る。1つのメインワード線ZMWLに4本のサプワード 線SWLL0、SWLR1、SWLL2およびSWLR 3が配置される4ウェイ階層ワード線の構成の場合、同 時に選択状態に駆動されるサブワード線は、SWLLO およびSWLR1の組またはSWLL2およびSWLR 3の組である。したがって、サブデコード信号SD<1 >およびSD<0>を同時に選択状態に設定するかまた は、サブデコード信号SD<2>およびSD<3>を同 30 時に選択状態に設定する。

【0131】図7は、スリープモード移行時のメモリコントローラ (ロジック) の動作を示すフロー図である。 以下、図7を参照して、このスリープモード移行時のデータの再分配動作について説明する。

【0132】ロジックは、アクセスが所定時間以上停止 しているか否かをモニタし、モニタ結果に従ってスリー プモードに入るか否かを判定する(ステップS1)。ス リープモードに入るべきであると判定した場合、このメ モリコントローラ(ロジック)は、メモリ(混載DRA 40 M) の保持すべきデータを読出し、偶数ロウアドレス へ、この読出したデータを書込む。この偶数ロウアドレ スへのデータの書込時においては、最下位ロウアドレス ビットRA<0>が"0"に固定されて、データの書込 が行なわれる(ステップS2)。ステップS3において 記憶保持の必要なデータピットがすべて偶数ロウアドレ スへ昔込まれたか否かの判定が行なわれ、保持の必要な データがすべて再配置されるまで、ステップS2が繰返 し実行される。保持の必要なデータ(ピット)がすべて 混載DRAMへ再辔込みされたときに、このメモリコン トローラ(ロジック)は、スリープモード指示信号を混

載DRAMへ与える(ステップS4)。このスリープモ ードに入ると、混載DRAMは、まず偶数ロウアドレス へ書込まれたデータについて、2つのメモリセルで1ビ ットのデータを記憶するツインセルモードに入り、セル フリフレッシュモードで保持データのリフレッシュを行 なう。

37

【0133】図8は、スリープモード移行時のデータ再 分配の様子を概略的に示す図である。図8においてメモ リマットMMのアドレス領域AおよびBがそれぞれ、保 持の必要なデータを格納する領域である。スリープモー ド移行時、これらのアドレス領域AおよびBのデータ が、このメモリマットMMの偶数ロウアドレス(RAC 0>=0)のアドレス領域に再配置される。奇数ロウア ドレス (RA<0>=1) には、データは再售込みされ ない。一般に、携帯情報端末においては、スリープモー ド時においてデータ保持に必要とされるメモリ空間は、 動作時に必要とされる全メモリ空間の一部で済む場合が 多い。たとえば、携帯型パーソナルコンピュータにおい て、加工データは、メモリ空間の一部のみにおいて格納 される。したがって、この保持の必要なデータとして は、メモリマットMMの記憶容量の最大1/2のデータ をこのツインセルモードで保持することができる。

他の構成を示す図である。図9において、メモリマット MMの保持データ格納領域として、偶数ロウアドレス (RA<0>=0)の領域が予め固定的に定められる。 この場合においては、通常動作モード時において、保持 すべきデータ (加工データ等) は、偶数ロウアドレス上 に格納される。この場合、スリープモード移行時のデー タの再配置を行なう必要がない。この保持データ格納領 域の偶数ロウアドレス領域への固定は、単にメモリアレ イを特定するブロックアドレスの1ビットを最下位ロウ アドレスピットと置換することで容易に実現される。連 続ロウアドレスで構成されるメモリアレイが偶数ロウア ドレスで構成されるメモリブロックに分散されるだけで

【0134】図9は、この混載DRAMのデータ記憶の

【0135】混載DRAMにおいて、スリープモードに 入ると、この偶数ロウアドレス領域に格納された1ビッ トデータは、1つのメモリセルにより格納されている。 そこで、この偶数ロウアドレスに格納されたデータを、 1ピット/2セルのツインセルモードの単位セルに、内 部のセルフリフレッシュタイマおよびリフレッシュアド レスカウンタを用いて書込む。すべてのツインセルモー ド単位セルMTUへのデータの書込が完了した時点で、 ツインセルモード単位セルMTUに対するリフレッシュ を開始する。

ある。

【0136】図10は、スリープモード移行時の保持デ ータのツインセルモード単位セルMTUへの書込時の動 作シーケンスを示す信号波形図である。以下、このスリ ープモード移行時におけるツインセルモード単位セルヘ 50 ドレスイネーブル信号RADEの活性化に応答して外部

のデータ書込動作について説明する。

【0137】前述のごとく、偶数ロウアドレスに保持デ ータが格納されている。今、サブワード線SWLL<0 >およびSWLR<1>に接続されるメモリセルに対す るデータ書込を考える。

【0138】まず、偶数ロウアドレスに対応するサブワ ード線SWLL<0>を選択状態へ駆動する。これによ り、選択サブワード線SWLL<O>に接続されるメモ リセルのデータが対応のビット線上に読出される。図1 10 0においては、Hレベルのデータが読出された場合の波 形を示す。他方のビット線にはメモリセルは接続されて いないため、読出電圧ΔV2=Oであり、プリチャージ 電圧レベルを維持している。

【0139】次いで、センスアンプ活性化信号SONお よび2SOPを活性化し、1つのメモリセルにより格納 されたデータをセンスアンプにより検知し、増幅しかつ ラッチする。

【0140】このセンス動作が完了し、ピット線電位が アレイ電源電圧VCCSおよび接地電圧レベルに駆動さ 20 れた後、対をなすサブワード線SWLR<1>を選択状 態へ駆動する。このサブワード線SWLR<1>に接続 されるメモリセルへは、したがって、センスアンプによ り増幅されかつラッチされたデータが格納される。すな わち、サプワード線SWLL<0>およびSWLR<1 >に格納されるメモリセルには、相補なデータピットが 格納される。

【0141】所定時間が経過すると、サブワード線SW LL<0>およびSWLR<1>を非選択状態へ駆動 し、次いでセンスアンプ活性化信号SONおよびZSO Pを非活性化する。これにより、ツインセルモード単位 セルへのデータの書込が完了する。この後、ビット線イ コライズ指示信号BLEQを活性化し、ピット線BLお よび乙BLを中間電圧VCCS/2の中間電圧レベルに プリチャージする。この動作を、すべての偶数ロウアド レスに対して実行し、すべての偶数ロウアドレスのメモ リセルについてツインセルモード単位セルへのデータの **曹込が完了した後は、内部に設けられるセルフリフレッ** シュタイマおよびリフレッシュカウンタの出力信号に従 って、ツインセルモードでのリフレッシュ動作が実行さ 40 h3.

【0142】図11は、この発明の実施の形態1に従う 半導体記憶装置(混載DRAM)の行選択に関連する部 分の構成を概略的に示す図である。メモリマットの構成 は、図96に示す従来の混載DRAMと同じである。こ の図11に示す構成においては、8個のメモリアレイM A0-MA7が設けられる。メモリアレイMA0-MA 7それぞれにおいて、512本のワード線(サブワード 線)が配置される。

【0143】図11において、行選択系回路は、ロウア

から与えられる12ピットのロウアドレスピットRA<
11:0>を取込みラッチする入力バッファ/ラッチモードが出定されたとき、リフレッシュ活性化信号REFーRASの非活性化に応答してそのカウント値を1更信息の非活性化に応答してそのカウント値を1更信息の非活性化に応答してそのカウント値を1更信息の非活性化に応答してそのカウント値を1更信息を30/2000の出力ピットの四分の出力ピットの四分の出力ピットの四分を選択アアく129>をデコードしてメモリアレイを特定カラボードに1:9>をデコードしてメモリアレイを特定カラボードに1:9>を生成するプロッドレスRAFく120%を生成するプロッドレスRAFく8:0>をプリデコードするプリデコード回路4と、セレクタ3からの下位9ピットのロウアドレスRAFく8:0>をプリデコードするプリデコード回路5を含む。

【0144】リフレッシュカウンタ2は、オートリフレ ッシュ指示信号AREFまたはスリープモード指示信号 SLEEP_MODEの活性化時起動され、スリープモ ード移行時、全偶数ロウアドレスが指定される期間ツイ ンセル書込モード指示信号TWC_WRITE_MOD Eを活性状態に維持する。このツインセル書込モード指 示信号TWC_WRITE_MODEが活性化されると 1ピット/1セルモードで記憶されたデータが、ツイン セルモード単位セルへ再書込される。リフレッシュカウ ンタ2からのアドレスピットに従ってすべてのツインセ ルモード単位セルへのデータの再書込が完了すると、ツ インセル書込モード指示信号TWC_WRITE_MO DEが非活性化される。リフレッシュ活性化信号REF __RASは、オートリフレッシュコマンドまたはセルフ リフレッシュ要求が与えられると、所定期間活性状態と なり、その間メモリマットにおいてリフレッシュ行の選 択およびメモリセルデータのリフレッシュが実行され る。

【0145】セレクタ3は、このリフレッシュ活性化信号REF_RASの活性化時リフレッシュカウンタ2の出力ピットQA<11:0>を選択し、リフレッシュ活性化信号REF_RASの非活性化時、入力バッファ/ラッチ回路1の出力ピットを選択する。

【0146】リフレッシュカウンタ2は、通常の1ビット/1セルモードにおけるオートリフレッシュでは、アドレスピットQA<11:0>の範囲でアドレスを1ずつ増分する。しかしながら、スリープモードに入ると、リフレッシュカウンタ2は最下位リフレッシュアドレスピットQA<0>を0に固定し、残りの上位11ビットのリフレッシュアドレスQA<11:1>を1ずつ増分する。この最下位ビットQA<0>を"0"に固定することにより、偶数ロウアドレスのみがリフレッシュ行として指定される。アドレスピットQA<11:1>が指定するアドレスがすべて選択されるとすべてのツインセルモード単位セルMTUへの再告込が完了し、ツインセ

ル書込モードが完了し、以降、記憶データのリフレッシュが周期的に実行される。

【0147】ブロックデコード回路4およびプリデコード回路5は、メモリマットのメモリアレイMA0-MA7に共通に設けられてもよく、またメモリアレイMA0-MA7それぞれに対応して設けられてもよい。プリデコード回路5が、メモリアレイそれぞれに対応して設けられる場合には、ブロックデコード回路4からのブロック選択信号BS<7:0>に従って、プリデコード回路105が、選択的に活性化され、選択された(指定された)メモリアレイに対して設けられたプリデコード回路5がプリデコード動作を実行する。

【0148】行選択系回路は、さらに、スリープモード 指示信号SLEEP_MODEとツインセル書込モード 指示信号TWC_WRITE_MODEとメインセンス アンプ活性化信号SOとに従ってツインセルモード指示 信号T_MODE_nを生成するツインセルモードコン トロール回路6を含む。このツインセルモードコントロ ール回路6は、スリープモード指示信号SLEEP_M 20 ODEの活性化時、ツインセル書込モード指示信号TW C_WRITE_MODEが活性状態にある期間、メイ ンセンスアンプ活性化信号SOの活性化に応答して、所 定期間活性状態となるツインセルモード指示信号T_M ODE_nを生成する。このツインセルモード指示信号 T_MODE_nが活性状態のときには、プリデコード 回路5は、4ピットのプリデコード信号X<3:0>の うち、対をなすプリデコード信号X<3:2>またはX <1:0>をともに選択状態に設定する。これにより、 選択メインワード線に接続される4本のサブワード線の 30 うち、ツインセルモード単位セルに接続されるサブワー ド線の対を同時に選択状態へ駆動する。

【0149】プリデコード回路5からの4ビットのプリ デコード信号X<3:0>はサブデコード信号発生回路 7へ与えられ、また16ビットのプリデコード信号X< 19:4>が、メインデコード信号発生回路8へ与えら れる。サプデコード信号発生回路7は、ワード線活性化 信号RXACTの活性化に応答してプリデコード信号X <3:0>に従ってサブデコードファースト信号ZSD F<3:0>を生成する。メインデコード信号発生回路 8は、メインワード線駆動タイミング信号RXTの活性 化に応答して、16ビットのプリデコード信号X<1 9:4>をデコードして、128ピットのメインワード 線選択信号ZMWL<127:0>の1ピットを選択状 態へ駆動する。このメインデコード信号発生回路8は、 プロックデコード回路4からのプロック選択信号に従っ て活性化され、プロック選択信号BS<7:0>が特定 するメモリアレイに対して設けられたメインデコード信 号発生回路8のみが、活性化されてよもよい。また、こ れに代えて、メインデコード信号発生回路8が、メモリ 50 アレイMAO-MA7共通に設けられ、プロック選択信

号により特定されるメモリアレイのメインワード線ドライブ回路が、メインワード線選択信号ZMWL<12 7:0>およびブロック選択信号に従って対応のメインワード線を選択状態へ駆動する構成が用いられてもよい。

【0150】プリデコード信号X<3:0>は、ツインセルモード時に上位2ピットまたは下位2ピットを同時に選択状態に設定することにより、サブデコードファースト信号ZSDF<3:0>も、応じて、上位2ピットまたは下位2ピットが同時に活性状態に設定され、ツインセルモード時の単位セルに接続する2本のサブワード線を同時に選択状態へ駆動することができる。

【0151】行選択系回路は、さらに、スリープモード 指示信号SLEEP_MODEの活性化時起動され所定 の周期でセルフリフレッシュ要求信号FAYを発行する セルフリフレッシュタイマ9と、オートリフレッシュモード指示信号(コマンド)AREFまたはスリープモー ド指示信号SLEEP_MODEの活性化時セルフリフ レッシュタイマ9から発行されるセルフリフレッシュ要 求信号FAYを受けると、所定期間活性状態となるリフ レッシュ活性化信号REF_RASを発生するリフレッ シュコントロール回路10と、リフレッシュ活性化信号 REF_RASとロウアクティブコマンド(またはアレ イ活性化指示信号RACT)のいずれかが活性状態のと き、各制御信号を所定のシーケンスで発生する行系制御 回路11を含む。

【0152】行系制御回路11は、プリチャージ指示信号(またはプリチャージコマンド)PRGが与えられるかまたはリフレッシュ活性化信号REF_RASが非活性化されると、各内部制御信号を非活性状態に設定し、選択メモリアレイをスタンバイ状態(プリチャージ状態)に設定する。

【0153】リフレッシュコントロール回路10は、スリープモード時にセルフリフレッシュ要求信号FAYが与えられると、リフレッシュ活性化信号REF_RASを活性化する。行系制御回路11が、このリフレッシュ活性化信号REF_RASに従って所定のシーケンスで各制御信号を発生した後、リフレッシュコントロール回路10は、メインセンスアンプ活性化信号SOが活性化されてから所定期間経過後に、リフレッシュ活性化信号REF_RASを非活性状態に駆動する。これらの一連の動作により、1つのセルフリフレッシュ動作が完了する。リフレッシュ活性化信号REF_RASが非活性状態となると、リフレッシュカウンタ2が、リフレッシュアドレスQA<11:1>を1増分する。

【0154】図12は、図11に示す行選択系回路のスリープモードエントリ時の動作を示すタイミングチャート図である。以下、図11および図12を参照して、スリープモードエントリ時の動作について説明する。

【0155】スリープモードに入る場合には、まずスリ

ープモード指示信号SLEEP_MODEがHレベルの 活性状態へ駆動される。このとき、補のスリープモード 指示信号SLEEP_MODE_nが、Lレベルの活性 状態となる。リフレッシュカウンタ2は、スリープモー ド指示信号SLEEP_MODEが与えられると、その 最下位ピットQA<0>を0に固定し、ピットQA<1 1:1>の間でカウントアップ動作を開始する。また、 リフレッシュカウンタ2は、スリープモード指示信号S LEEP_MODEが与えられると、全カウント値をカ ウントするまで(リフレッシュアドレスが1巡するま で)、ツインセル書込モード指示信号TWC_WRIT E_MODEをHレベルへ駆動する。

【0156】スリープモード指示信号SLEEP_MODEが与えられると、セルフリフレッシュタイマ9が、所定の間隔でリフレッシュ要求信号FAYを発生する。このリフレッシュ要求信号FAYは、1ピット/2セルモード(ツインセルモード)における最大リフレッシュサイクルをtREFmaxとすると、間隔tREFmax/(RN/2)でリフレッシュ要求信号FAYを発生する。ここで、RNは、通常の1ピット/1セル動作モードにおける1リフレッシュサイクルにおけるリフレッシュ回数を示す。リフレッシュアドレスが12ピットである場合は、RN=4K(=4096)である。

【0157】リフレッシュ要求信号FAYの活性化に応じてリフレッシュコントロール回路10が、リフレッシュ活性化信号REF_RASを活性状態へ駆動する。応じて、行系制御回路11が、ワード線駆動タイミング信号RXTおよびワード線活性化信号RXACTおよびメインセンスアンプ活性化信号SOを活性状態へ駆動する。応じて、ブロックデコード回路4、プリデコード回路5が、セレクタ3を介して与えられるリフレッシュカウンタ2の出力カウントピットQA<11:0>をそれぞれデコードおよびプリデコードし、ブロック選択信号BS<7:0>およびプリデコード信号X<19:0>を生成する。

【0158】次いで、サブデコード信号発生回路7およびメインデコード信号発生回路8がそれぞれ与えられたプリデコード信号をデコードし、サブデコードファースト信号2SDF<3:0>およびメインワード線駆動信40号ZMWL<127:0>を生成する。ツインセルモード指示信号T_MODE_nが活性状態のときには、プリデコード信号X<3:0>のうちプリデコード信号X<0>のみが選択状態にある。したがって、まずサブワード線SWLL0が選択状態へ駆動される。センスアンプ活性化信号SOが活性状態へ駆動されると、応じて、ツインセルモード指示信号T_MODE_nが活性状態へ駆動され、プリデコード回路5が、プリデコード信号X<1:0>を縮退状態としともに選択状態へ駆動する。

50 したがって、サブワード線SWLLOおよびSWLR1

がともに選択状態となり、ツインセルモードの単位セルが選択されて、データの書込が実行される。1つの書込が完了すると、リフレッシュ活性化信号REF_RASが、センスアンプ活性化信号SOが活性化されて所定時間経過した後に非活性化される。応じてリフレッシュカウンタ2のカウント値QA<11:1>が1カウントアップされ、全体としてリフレッシュアドレスが2増分される。この状態は、プリデコード信号X<3:0>のうち、プリデコード信号X<2>が選択状態に駆動される状態に対応する。

【0159】次いで所定期間が経過し、リフレッシュ要求信号FAYが活性化されると、再びリフレッシュ活性化信号REF_RASが活性化され、行選択動作が実行される。この場合には、プリデコード信号X<2>が選択状態であり、まず、サブワード線SWLL2が選択状態へ駆動される。この状態でセンス動作が行なわれ、サブワード線SWLL2に接続するメモリセルデータの検知、増幅およびラッチが行なわれる。次いで、ツインセルモード指示信号T_MODE_nがLレベルの活性状態となると、プリデコード回路5が、アドレスピットR20AF<0>の縮退動作を行ない、プリデコード信号X<3:2>がともに選択状態となり、サブワード線SWLR3が選択状態へ駆動される。これにより、ツインセルモードの単位セルが選択されて、データの書込が実行される。

【0160】リフレッシュカウンタ2のカウント値を2ずつ増分し、プリデコード回路5において、センス動作完了後、アドレスビットRA<0>の縮退動作を実行させることにより、対をなすサブワード線が選択される。すなわち、まず偶数アドレスの行に対応するサブワード線が選択状態へ駆動されてセンス動作が行なわれた後、アドレスビットRA<0>の縮退動作により、偶数アドレスの選択状態のサブワード線と対をなす奇数アドレスの行に対応するサブワード線と対をなす奇数アドレスの行に対応するサブワード線が選択状態へ駆動され、ツインセルモードの単位セルが選択されてデータ書込が実行される。以降、この動作が、リフレッシュカウンタ2のカウント値が更新され、スリープモードエントリ時のカウント値(たとえばm)に到達するまで繰返し実行される。

【0161】リフレッシュカウンタ2のカウント値QAが出発アドレスmに戻り、アドレス(m-2)へのツインセルモードでのデータ再替込が完了すると、ツインセル書込モード指示信号TWC_WRITE_MODEが非活性状態となる。以降、このツインセルモード指示信号T_MODE_nはLレベルの非活性状態を維持する。プリデコード回路5においては、スリープモード指示信号SLEEP_MODE_nが活性状態のLレベルの間、ツインセルモード指示信号T_MODE_nがLレベルの活性状態に固定されるため、常時縮退動作を実行し、リフレッシュカウンタ2の出力カウントピットQ

A<11:0>に従って2本の対をなすサブワード線が 同時に選択状態へ駆動され、リフレッシュ動作が実行さ れる。

【0162】図13は、図11に示すツインセルモード コントロール回路6の構成の一例を示す図である。図1 3において、ツインセルモードコントロール回路6は、 メインセンスアンプ活性化信号SOの立上がり(活性 化)を所定時間遅延する立上がり遅延回路6aと、ツイ ンセル書込モード指示信号TWC_WRITE_MOD 10 Eとスリープモード指示信号SLEEP_MODEを受 けるAND回路6bと、立上がり遅延回路6aの出力信 号を反転するインバータ回路 6 c と、インバータ回路 6 cの出力信号とAND回路6bの出力信号を受けるNA ND回路6dと、NAND6dの出力信号とスリープモ ード指示信号SLEEP_MODEを受けてツインセル モード指示信号T_MODE_nを出力するNAND回 路6eを含む。次に、この図13に示すツインセルモー ドコントロール回路の動作を、図14に示す信号波形図 を参照して説明する。

7 【0163】スリープモード指示信号SLEEP_MO DEがLレベルの非活性状態のときには、NAND回路 6 e からのツインセルモード指示信号T_MODE_n はHレベルにある。

【0164】スリープモードに入り、スリープモード指 示信号SLEEP_MODEがHレベルに立上がると、 NAND回路6eがインバータとして動作する。このと きまた、ツインセル書込モード指示信号TWC_WRI TE_MODEも、すべてのツインセルモード単位セル にデータが書込まれる間、Hレベルとなる。 したがっ 30 て、AND回路6bの出力信号がHレベルとなり、NA ND回路6dがインバータとして動作する。この状態に おいては、NAND回路6dおよび6eがともにインバ ータとして動作しており、ツインセルモード指示信号T _MODE__nは、立上がり遅延回路6aの出力信号を 反転した信号となる。立上がり遅延回路 6 a はメインセ ンスアンプ活性化信号SOの立上がり(活性化)を所定 時間遅延している。したがって、リフレッシュ活性化信 号REF__RASが活性され、所定のタイミングでメイ ンセンスアンプ活性化信号SOが活性化されると、これ より遅れてツインセルモード指示信号T_MODE_n が活性状態となる。メインセンスアンプ活性化信号SO が活性化されてから所定期間が経過すると、リフレッシ ュ活性化信号REF_RASが非活性化され、応じてメ、 インセンスアンプ活性化信号SOも非活性状態となり、 ツインセルモード指示信号T_MODE_nもHレベル となる。この動作が、全単位セルにデータが再書込され るまで繰返し実行される。

【0165】全単位セルに対するデータ再啓込が完了すると、ツインセル啓込モード指示信号TWC_WRIT 50 E_MODEがLレベルとなる。応じて、AND回路6

bの出力信号がLレベルとなり、NAND回路6dの出力信号が、立上がり遅延回路6aの出力信号の論理レベルにかかわらず、Hレベルとなる。NAND回路6eは、その両入力にHレベルの信号を受取り、したがって、ツインセルモード指示信号T_MODE_nは、スリープモード指示信号SLEEP_MODEがHレベルの活性状態にある間Lレベルに固定される。

45

【0166】したがって、ツインセル書込モード時には、対をなすサプワード線が順次活性化され、以降のセルフリフレッシュモード時においては、対をなすサプワード線が同時に選択状態へ駆動される。

【0167】図15は、図11に示すリフレッシュカウ ンタ2の構成の一例を示す図である。図15において、 リフレッシュカウンタ2は、12段のD型フリップフロ ップ2a0-2a11と、スリープモード指示信号SL EEP_MODEを反転するインバータ2bと、インバ ータ2bの出力信号に従って初段のD型フリップフロッ プ2a0の出力2Qからの信号と補のリフレッシュ活性 化指示信号REF_ACT_nの一方を選択してD型フ リップフロップ2a1のクロック入力へ与えるマルチプ レクサ2cと、補のリフレッシュ活性化指示信号REF _ACT_nと補のスリープモード指示信号SLEEP _MODE_nを受けてD型フリップフロップ2a0の クロック入力へその出力信号を与えるAND回路2d と、D型フリップフロップ2a0の出力Qからの信号と 補のスリープモード指示信号SLEEP_MODE_n-とを受けてリフレッシュアドレスピットQA<O>を出 力するAND回路2eを含む。

【0168】 D型フリップフロップ2a1-2a11は、それぞれ前段のフリップフロップの出力 Z Qをクロック入力に受ける。 D型フリップフロップ2a1-2a11の出力 Q からリフレッシュアドレスピット Q A < 1> - Q A < 11 > が出力される。

【0169】この図15に示すリフレッシュカウンタは、リプルカウンタをベースにしている。1ビット/1セルの通常動作モード時においては、補のスリープモード指示信号SLEEP_MODE_nはHレベルであり、AND回路2dおよび2eはバッファ回路として動作する。またマルチプレクサ2cは、D型フリップフロップ2a0の出力ZQからの出力信号を選択している。したがって、この場合においては、リフレッシュ活性化指示信号REF_ACTが非活性化され、応じて補のリフレッシュ活性化指示信号REF_ACT_nが活性化されると、D型フリップフロップ2a0の出力ZQの状態が変化する。

【0170】D型フリップフロップ2a1-2a11各 1>を生成するAND回路5hと、ロウアドレスピット 々は、前段のフリップフロップの出力 Z Q からの出力信 R AD < 1 > と補のアドレスピット Z R AD < 0 > を受 けてプリデコード信号 X < 2 > を生成するAND回路5 i と、アドレスピット Z R AD < 1 > おもときに自身の出力 Q からの信号を変化させる。すな わち、ピット Q A < i > が0に戻ると、次のピット Q A 50 0 > を受けてプリデコード信号 X < 0 > を生成するAN

くi+1>が1に立上がる。したがって、12ピットのアドレスピットQA<11>-QA<0>が1ずつ増分される。1ピット/1セルモード時において、オートリフレッシュコマンドが与えられたときに、リフレッシュカウンタ2がカウント動作を行なって、1ずつそのリフレッシュアドレスを増分する。

【0171】一方、スリープモード時においては、スリープモード指示信号SLEEP_MODEがHレベル、補のスリープモード指示信号SLEEP_MODE_n

10 がLレベルとなり、リフレッシュアドレスの最下位ピットQA<0>が"0"に固定され、またAND回路2dの出力信号がLレベルであり、D型フリップフロップ2a0は、リセット状態を維持する。ここで、スリープモードエントリ時においては、リフレッシュアドレスカウンタは一旦リセット信号RSTによりすべてピット値が"0"にリセットされてもよい。

【0172】マルチプレクサ2cは、補のリフレッシュ活性化信号REF_ACT_nを選択してD型フリップフロップ2a1のクロック入力へ与えている。したがって、このリフレッシュ動作が完了するごとに、D型フリップフロップ2a1の出力QからのビットQA<1>の値が変化し、全体として、このリフレッシュアドレスビットQA<11>ーQA<0>は、2ずつ増分される。これにより、1ビット/2セルモード(ツインセルモード)において、リフレッシュアドレスを2ずつ増分させて、偶数ロウアドレスのワード線およびこれと対をなす奇数ロウアドレスのサブワード線を同時に選択する。

【0173】図16は、図11に示すプリデコード回路 5の構成の一例を示す図である。図16において、プリ 30 デコード回路5は、内部アドレスピットRAF<0>を 反転するインバータ5aと、インバータ5aの出力信号 とツインセルモード指示信号T_MODE_nを受けて ロウアドレスピットRAD<0>を生成するNAND回 路5cと、インバータ5aの出力信号を受けるインバー タ56と、インバータ56の出力信号と補のスリープモ ード指示信号SLEEP_MODE_nを受けて補の内 部ロウアドレスピットZRAD<0>を生成するNAN D回路5dと、アドレスピットRAF<1>を反転する インパータ5eと、インパータ5eの出力信号を反転す るインパータ5 [とインパータ5 [の出力ピットRAD <1>とNAND回路5cからのロウアドレスピットR AD<0>を受けてプリデコード信号X<3>を生成す るAND回路5gと、インバータ5eからのアドレスピ ットZRAD<1>とNAND回路5cからのロウアド レスピットRAD<0>を受けてプリデコード信号X< 1>を生成するAND回路5hと、ロウアドレスピット RAD<1>と補のアドレスピットZRAD<0>を受 けてプリデコード信号X<2>を生成するAND回路5 iと、アドレスピットZRAD<1>およびZRAD<

D回路5jを含む。

【0174】スリープモードに入ると、補のスリープモ ード指示信号SLEEP_MODE_nがLレベルとな り、応じてNAND回路5dからのアドレスピットZR AD<0>がHレベルとなる。したがって、プリデコー ド信号X<0>およびX<2>の一方がアドレスピット RAD<1>の値に応じてHレベルとなる。アドレスピ ットRAD<1>が"0"であれば、プリデコード信号 X<0>が"1"となる。この状態で、ツインセルモー ド指示信号T_MODE_nがLレベルとなると、NA ND回路5cからのアドレスピットRAD<0>が "1"となる。

【0175】スリープモード時においては、リフレッシ ュアドレスピットQA<0>は0に固定されており、ア ドレスピットRAF<0>は"0"である。したがっ て、このツインセルモード指示信号T_MODE_nが Lレベルとなると、プリデコード信号X<3>およびX <1>の一方がアドレスピットRAD<1>の値に応じ て活性状態へ駆動される。アドレスピットRAD<1> 態へ駆動される。したがって、ツインセル書込モード時 においては、たとえばプリデコード信号X<0>により 選択されるサブワード線が選択状態へ駆動された後、プ リデコード信号X<1>で選択されるサブワード線が選 択状態へ駆動される。したがって、このツインセル書込 モード時においては、プリデコード信号X<3:0> は、リフレッシュカウンタのアドレスピットQA<1: 0>のセルフリフレッシュモードエントリ時の出発アド レスが (00) の場合、<0001>→<0011>→ <0100>→<1100>→<0001>→のように 30 変化し、ツインセル書込モード時においては、偶数アド レスのサプワード線および対となる奇数アドレスのワー ド線サプワード線が適当な時間差をつけて選択状態へ駆 動される。

【0176】このツインセル書込モードが完了すると、 スリープモードにおいて、ツインセルモードでのリフレ ッシュが実行される。この場合には、ツインセルモード 指示信号T_MODE_nがLレベルに固定されてお り、アドレスピットRAD<0>およびZRAD<0> がともに"1"にあり、アドレスピットRAF<O>が 縮退状態に設定されており、プリデコード信号X<0> およびX<1>の組またはX<2>およびX<3>の組 の一方が同時に選択状態へ駆動される。

【0177】図17は、図11に示すサブデコード信号 発生回路 7 の構成を概略的に示す図である。図17にお いて、サブデコード信号発生回路7は、ワード線活性化 信号RXACTとプリデコード信号X<i>を受けてサ プデコードファースト信号2SDF<i>シを生成するN AND回路7aと、NAND回路7aからの周辺電源電 圧Vccpレベルの信号を昇圧電圧Vppレベルの信号 に変換するレベル変換回路7bを含む。ここで、i=0

【0178】ワード線活性化信号RXACTがHレベル の活性状態となると、プリデコード信号Xくi>が選択 状態のHレベルのときには、サブデコードファースト信 号2SDF<i>がLレベルの活性状態へ駆動される。 したがって、プリデコード信号X<3:0>に従ってサ プデコードファースト信号ZSDFく3:0>が生成さ れており、2つのプリデコード信号の組を同時に選択状 態へ駆動することにより、応じてサブデコードファース ト信号も、2つのサブデコードファースト信号が同時に 選択状態へ駆動され、偶数ロウアドレスおよび奇数ロウ アドレスのサブワード線が同時に選択状態に駆動され る。したがって、セルフリフレッシュモード時、ツイン セルモードでデータのリフレッシュおよびデータの書込 を行なうことができる。

【0179】図18 (A) は、リフレッシュカウンタ2 に含まれるツインセル書込モード指示信号発生部の構成 を概略的に示す図である。図18 (A) において、ツイ が"0"であれば、プリデコード信号X<1>が選択状 20 ンセル書込モード指示信号発生部は、スリープモード指 示信号SLEEP_MODEの活性化に応答してワンシ ョットのパルス信号を発生するワンショットパルス発生 回路2hと、このワンショットパルス発生回路2hの出 カパルス信号の立上がりに応答してセットされるセット /リセットフリップフロップ2jを含む。このセット/ リセットフリップフロップ2jの出力Qからツインセル 魯込モード指示信号TWC_WRITE_MODEが出 力される。

> 【0180】このツインセル書込モード指示信号発生部 は、さらに、スリープモード指示信号SLEEP_MO DEがHレベルとなるとアドレスピットQA<11:1 >を取込みラッチしかつ出力するラッチ回路2mと、ス リープモード指示信号SLEEP_MODEの立上がり を所定時間 t Dだけ遅延する立上がり遅延回路 2 i と、 立上がり遅延回路2iからの遅延スリープモード指示信 号SMDの立上がりに応答してラッチ回路2mから与え られたアドレスピットQAF<11:1>を取込みかつ ラッチしかつ出力するラッチ回路2nと、アドレスピッ **トQA<11:1>とラッチ回路2nからのラッチアド** 40 レスピットQAL<11:1>の一致/不一致を識別す る一致検出回路2pを含む。この一致検出回路2pから の出力信号EXがHレベルとなると、セット/リセット フリップフロップ2jがリセットされる。一致検出回路 2pは、アドレスピットQA<11:1>およびQAL <11:1>をそれぞれ各ピットずつ比較し全ピットに ついて一致が検出されたときに、その出力信号EXをH レベルの一致検出状態に設定する。次に、図18(A) に示すツインセル普込モード指示信号発生部の動作を図 18(B)に示す信号波形図を参照して説明する。

【0181】スリープモード指示信号SLEEP MO

DEがLレベルのときには、ラッチ回路2mおよび2n はともにスルー状態である。しかしながら、このワンショットパルス発生回路2hはパルスを発生しないため、ツインセル書込モード指示信号TWC_WRITE_M ODEはLレベルを維持する。スリープモードエントリコマンドが与えられ、スリープモード指示信号SLEEP_MODEがHレベルに立上がると、ワンショットパルスのパルスが発生され、セット/リセットフリップフロップ2jがセットされ、ツインセル書込モード指示信号TWC_WRITE_MODEがHレベルに立上がる。

【0182】このスリープモード指示信号SLEEP_ MODEが立上がるとラッチ回路2mがラッチ状態となり、そのときに与えられているアドレスピットQA<11:1>を取込みラッチしかつ取込んだアドレスピットをアドレスピットQAF<11:1>として出力する。したがって、このラッチ回路2mからのアドレスピットQAF<11:1>は、スリープモード指示信号SLEEP_MODEの立上がりに応答してラッチ状態となる。

【0183】このスリープモード指示信号SLEEP_ MODEの活性化に応答してリフレッシュ活性化信号R EF__RASが発生されてリフレッシュ動作(セル書込 モード動作)が実行される。リフレッシュアレイ活性化 信号REF_RASがLレベルとなるとアドレスピット QA<11:1>の値が1更新される。立上がり遅延回 路2iの遅延時間tDは、スリープモードに入った後最 初のリフレッシュ活性化信号REF_RASに従ってリ フレッシュ動作が実行されるまでに必要とされる時間以 上の長さを有する。したがって、このリフレッシュが実 行され、アドレスピットQ<11:1>の値が更新され た後に、立上がり遅延回路2iからの遅延スリープモー ド指示信号SMDに従って、ラッチ回路2nが、ラッチ 回路2mからのアドレスピットQAF<11:1>を取 込みかつラッチしかつラッチアドレスピットQAL<1 1:1>として出力する。

【0184】ラッチ回路2mおよび2nは、以降ラッチ状態を維持しており、アドレスピットQA<11:1>の値が更新されても、これらのアドレスピットQAF<11:1>およびQAL<11:1>の値は変化せず、スリープモードエントリ時の最初にリフレッシュが行なわれた(ツインセルモード書込が行なわれた)アドレスを指定する。以降所定の周期で、リフレッシュ活性化信号REF_RASが活性化され、このリフレッシュ動作完了ごとに、アドレスピットQA<11:1>が1まれる。最終的に、アドレスピットQA<11:1>が元のアドレスQAsになると、一致検出回路2pからの出力信号EXがHレベルとなり、セット/リセットフリップフロップ2jがリセットされ、ツインセル書込モード指示信号TWC_WRITE_MODEが非活性化さ

れる。これにより、出発アドレスQAsから全アドレスQAsー1までのアドレス(偶数アドレス)についてのツインセルモードでのデータ普込が完了する。立上がり遅延回路2iの遅延時間tDは、適当な長さに定められればよい。リフレッシュアドレスカウンタのカウント値が一巡するまでに、ラッチ回路2nからのラッチアドレスピットQAL<11:1>が、出発アドレスを示すカウント値に設定されていればよいためである。

【0185】ラッチ回路2mおよび2nは、立上がりエッシトリガ型のラッチ回路で構成されてもよい。またラッチ回路2mはスリープモード指示信号SLEEP_MODEがHレベルのときにラッチ状態となり、スリープモード指示信号SLEEP_MODEがLレベルのときにスルー状態となるトランスファーゲートを含むラッチ回路で構成されてもよい。この場合、ラッチ回路2nも同様、遅延スリープモード指示信号SMDがHレベルとなるとラッチ状態となり、遅延スリープモード指示信号SMDがLレベルとなるとスルー状態となるトランスファーゲートを含むラッチ回路で構成されてもよい。

り 【0186】ラッチ回路2mおよび2nを設けることにより、ツインセル書込モード時においてすべての偶数アドレスに対しデータ再書込を行なった後にツインセル書 込モード指示信号TWC_WRITE_MODEを非活性化することができる。

【0187】図19は、図11に示すセルフリフレッシュタイマ9の構成を概略的に示す図である。図19において、セルフリフレッシュタイマ9は、スリープモード指示信号SLEEP_MODEの活性化時起動され、所定の周期で発振するリングオシレータ9aと、リングオシレータ9aの出力パルスをカウントし、所定値に到達するごとにリフレッシュ要求信号FAYを発生するカウンタ9bを含む。このリングオシレータ9aは、たとえばスリープモード指示信号SLEEP_MODEを一方入力に受けるNAND回路をインバータ段として挿入する奇数段のインバータ列で構成される。スリープモード時、カウンタ9bが所定値をカウントする毎にカウントアップ信号を発生することにより、所定の間隔で、リフレッシュ要求信号FAYを発行することができる。

【0188】 [変更例] 図20は、この発明の実施の形態1の変更例の構成を概略的に示す図である。図20において、メモリマットは8個のメモリアレイMA0-MA7は、上位3ピットアドレスRA<11:9>で指定される。メモリアレイMA0-MA3は、ピットRA<11>が0のときに指定される。メモリアレイMA4-MA7の領域は、アドレスピットRA<11>が"1"のときに指定される。アドレスピットRA<10:9>により、2つのメモリアレイが指定される。したがって、このスリープモード時において、アドレスピットRA<11>を"0"固定すれば、メモリアレイMA0-MA3の領

域をデータ保持領域として利用することができる。

【0189】この場合、すべてのメモリアレイMA0-MA7を利用する場合に比べてリフレッシュ間隔を2倍に長くすることができ、消費電流をより低減することができる。この場合、リフレッシュアドレスカウンタ2のカウント値が一旦、初期値(0,0…0)にリセットされる。

【0190】図21は、この変更例におけるリフレッシ ュカウンタ2の構成を概略的に示す図である。アドレス ピットQ<0>は、補のスリープモード指示信号SLE・10 EP_MODE_nとカウンタの最下位出力ピットCQ <0>を受けるANDゲート2eaから生成される。こ のANDゲート2eaは、図15に示す構成のNAND 回路2eに対応する。カウンタの上位出力ビットCQ< 1>-CQ<10>が、リフレッシュアドレスピットQ <1>-Q<10>として利用される。一方、リフレッ シュアドレスピットQ<11>に対しては、ハーフリフ レッシュプロックサイズ指示信号HRBSとスリープモ ード指示信号SLEEP_MODEを受けるNAND回 路2sと、NAND回路2sの出力信号とカウンタから のカウントピットCQ<11>を受けるAND回路2t が設けられる。このAND回路2tから、最上位アドレ スピットQ<11>が生成される。

【0191】リフレッシュブロックサイズ指定信号HRBSは、メモリアレイMAO-MA3の4メモリアレイを利用する場合にHレベルに設定される。したがって、スリープモード指示信号SLEEP_MODEがHレベルとなり、スリープモードに入ると、NAND回路2sの出力信号がLレベルとなり、応じてリフレッシュアドレスピットQ<11>が0に固定される。リフレッシュアドレスピットQ<10:1>でカウント動作が行なわれる(カウンタの回路構成は図15と同じ)。これにより、図20のメモリアレイMAO-MA3に対しデータを行なうことができる。

【0192】なお、この構成を拡張すれば、4メモリアレイMAOーMA3、2メモリアレイMAOおよびMA1、および1メモリアレイMAOの単位で、データ保持領域を設定することができる。ビットCQ<11>ーCQ<9>各々に、AND回路2tおよびNAND回路2sを設け、各リフレッシュプロックサイズに応じて、NAND回路2sに与えられる信号の論理レベルを設定する。リフレッシュプロックサイズデータを、たとえばモードレジスタに設定することにより、メモリアレイMAOのみをデータ保持記憶領域として利用する場合、メモリアレイMAOおよびMA1をデータ保持領域として利用する場合、およびメモリアレイMAOーMA3をデータ保持領域として利用する場合のそれぞれの構成を実現することができる。

【0193】図22は、メモリアレイ単位でリフレッシュデータ記憶領域を設定する場合の、ツインセル書込モ

ード指示信号発生部の構成を概略的に示す図である。図 22において、ツインセル書込モード指示信号発生部 は、スリープモード指示信号SLEEP_MODEの活 性化に応答してワンショットパルス信号を発生するワン ショットパルス発生回路2hと、ワンショットパルス発 生回路2hの出力パルスに応答してセットされるセット /リセットフリップフロップ2iと、1/8リフレッシ ュブロックサイズ指示信号RBS/8の活性化時導通 し、リフレッシュアドレスピットQ<8>をリセット入 カRに結合するトランスファーゲート2uと、1/4リ フレッシュプロックサイズ指示信号RBS/4の活性化 時導通し、リフレッシュアドレスピットQ<9>をリフ レッシュ入力Rに伝達するトランスファーゲート2v と、1/2リフレッシュプロックサイズ指示信号RBS /2の活性化時導通し、リフレッシュアドレスピットQ <10>をリフレッシュ入力Rに結合するトランスファ ーゲート2wを含む。このセット/リセットフリップフ ロップ2iは、リセット入力Rに与えられる信号の立下 がりに応答してリセットされる。セット/リセットフリ 20 ップフロップ 2 i の出力Qから、ツインセル書込モード 指示信号TWC_WRITE_MODEが出力される。 【0194】1/8リフレッシュプロックサイズ指示信 号RBS/8の活性化時、1つのメモリアレイMA0を データ保持領域として利用する。1/4リフレッシュブ ロックサイズ指示信号RBS/4の活性化時、1/4ブ ロックすなわちメモリアレイMAOおよびMA1をデー タ保持領域として利用する。1/2リフレッシュブロッ クサイズ指示信号RBS/2の活性化時、リフレッシュ プロックデータ保持領域としてメモリアレイMAO-M 30 A3が利用される。メモリアレイMA0のみがデータ保 特領域として利用される場合、リフレッシュアドレス**ビ** ットQ<8>-Q<1>の間でカウント動作が実行さ れ、上位リフレッシュアドレスピットQ<11:9> は、(000)に設定される。したがって、この場合の 最大カウントアドレスピットQ<8>がHレベルからL レベルに立下がれば、メモリアレイMA0のツインセル

モードでのデータ書込が完了する。
【0195】同様に、1/4リフレッシュプロックサイズ指示信号RBS/4の活性化時、メモリアレイMAOおよびMA1がデータ保持領域として利用される。この場合、リフレッシュアドレスビットQ<9:1>の範囲でカウント動作が実行され、リフレッシュアドレスピットQ<11:10>は"00"に固定される。したがって、このリフレッシュアドレスピットQ<9>が"1"から"0"への変化により、メモリアレイMAOおよびMA1の偶数ロウアドレスに対するツインセルモードでのデータ書込が完了したことが検出される。1/2リフレッシュプロックサイズ指示信号RBS/2の活性化時は、メモリアレイMAO-MA3がデータ保持領域として利用される。この状態においては、リフレッシュアド

レスピットQ<11>が"0"に固定され、リフレッシュアドレスピットQ<10:1>の範囲でカウント動作が実行される。したがって最上位のリフレッシュアドレスピットQ<10>の"1"から"0"の変化により、このメモリアレイMA0-MA3の偶数ロウアドレスに対するツインセルモードでのデータ書込が完了したことが検出される。

53

【0196】リフレッシュブロック際す指示信号RBS/8、RBS/4およびRBS/2に応じて、リフレッシュアドレスピットQ<9>、Q<10>およびQ<11>を選択的に"0"に固定することにより、リフレッシュアドレスピットの変化領域を設定することができる。この構成では、ツインセル書込モード時のリフレッシュ要求信号FAYの発行周期を短くし、ツインセルモードでの再書込の前にデータが破壊するのを防止する。また、これに代えて、セルフリフレッシュエントリ時のプロックサイズに応じたカウントピットを出発アドレスとして、全アドレスの再書込みが行なわれたか否かの判定が行なわれてもよい。

【0197】図23は、リフレッシュブロックサイズ可 変構成におけるリフレッシュタイマ9の構成を概略的に 示す図である。図23において、リフレッシュタイマ9 は、スリープモード指示信号SLEEP_MODEの活 性化時起動され、所定の周期で発振信号を生成するリン グオシレータ9cと、リングオシレータ9cの発振信号 をカウントするカウンタ9 d と、リフレッシュプロック サイズ指示信号RBS/1の活性化時導通しカウンタ9 dの所定のカウントピットを選択して、リフレッシュ要 求信号FAYを生成するトランスファーゲート9eと、 リフレッシュプロックサイズ指示信号RBS/2の活性 化時導通しカウンタ9 dの所定ピットを選択して、リフ レッシュ要求信号FAYを生成するトランスファーゲー ト9 [と、リフレッシュプロックサイズ指示信号RBS / 4 の活性化時導通しカウンタ 9 d の所定のピットを選 択してリフレッシュ要求信号FAYを生成するトランス ファーゲート9gと、リフレッシュプロックサイズ指示 信号RBS/8の活性化時導通しカウンタ9 d の最上位 カウントピットを選択してリフレッシュ要求信号FAY を生成するトランスファーゲート9hを含む。カウンタ 9 dは、このリフレッシュ要求信号FAYが活性化され ると再びリセットされて、その初期値からカウント動作 を開始する。これらのトランスファーゲート9e-9h が選択するカウンタ9dのカウントピットは1桁ずつ位 置がずれている。したがってリフレッシュプロックサイ ズが小さくなるにつれて、リフレッシュ要求信号FAY が発行される周期が長くなる。これにより、リフレッシ ュプロックサイズに応じてリフレッシュ間隔を変更する ことができる。

【0198】図24はリフレッシュタイマ9の変更例の 構成を示す図である。図24において、リフレッシュタ

イマ9は、スリープモード指示信号SLEEP_MOD Eの活性化に応答して起動される可変リングオシレータ 9 i と、可変リングオシレータ 9 i の出力信号をカウン トし所定値に到達するとリフレッシュ要求信号FAYを 発生するカウンタ9 b を含む。可変リングオシレータ9 iは、リフレッシュプロックサイズ指示信号RBS/ 1、RBS/2、RBS/4およびRBS/8に応じて そのリング段数が増加する。したがって、リフレッシュ プロックサイズが全メモリアレイMA0-MA7のとき 10 には、可変リングオシレータ9iの発振周期が最も短 く、リフレッシュプロックサイズRBS/8が活性状態 にあり、メモリアレイMAOのリフレッシュのみが行な われる場合には、可変リングオシレータ9iの発振周期 が最も長くなる。したがって、カウンタ9bから発生さ れるリフレッシュ要求信号FAYは、全メモリアレイM A0-MA7のリフレッシュを行なう場合のリフレッシ ュ間隔よりも、リフレッシュプロックサイズが小さくさ れるにつれてそのリフレッシュ要求信号FAYの発行間 隔が長くなる。これにより、スリープモード時のリフレ ッシュ回数を低減でき、消費電流を低減することができ

【0199】[変更例2]図25は、この発明の実施の 形態1の変更例2のセルフリフレッシュタイマ9の構成 を概略的に示す図である。図25において、セルフリフ レッシュタイマ9は、スリープモード指示信号SLEE P_MODEの活性化時起動されて発振動作を行なう可 変リングオシレータ9jと、この可変リングオシレータ 9 j の出力信号をカウントし、カウント値が所定値に到 達するとリフレッシュ要求信号FAYを発行するカウン タ9kを含む。この可変リングオシレータ9jは、ツイ ンセル書込モード指示信号TWC_WRITE_MOD Eの活性化時その段数が小さくされ、発振周期が短くさ れる。ツインセル書込モード時においては、1ピット/ 1セルモードで一旦記憶されたデータを、1ビット/2 セルモードの単位セルにデータを曹込む必要がある。し たがって、1ピット/1セルモードでのメモリセルのリ フレッシュ時間により、このツインセル書込モード時の データ保持時間が決定される。このツインセル書込モー ド時において、たとえばリフレッシュカウンタ2のカウ ント値を(0,0・・・0)にリセットする場合、1ピ ット/1セルモードの単位セルに書込まれたデータが消 失する可能性がある。そこで、ツインセル書込モード時 においては可変リングオシレータ9jの発振周期を短く し、1ピット/1セルモード時のリフレッシュ間隔(オ ートリフレッシュコマンド発行間隔) で、ツインセルモ ード単位セルへの書込を実行する。これにより、ツイン セル書込モード動作期間を短縮することができ、また確 実に、1ピット/1セルモードの単位セルに替込まれた データを、破壊することなく1ピット/2セルモード

50 (ツインセルモード)の単位セルに再書込することがで

きる。

【0200】なお、この変更例2においては、図25に おいて括弧で示すようにカウンタ9kのカウントアップ 値を、ツインセル書込モード時に変更するように構成さ れてもよい。ツインセル書込モード時に、カウンタ9k のカウント範囲を小さくし、リフレッシュ要求信号FA Yが発行される周期を短くする。·

55

【0201】以上のように、この発明の実施の形態1に 従えば、データ保持を行なう動作モード時においては、 1ピット/2セルモード (ツインセルモード) でデータ を記憶するように構成しており、リフレッシュ間隔を長 くすることができ、応じてリフレッシュ回数を低減で き、消費電力を大幅に低減することができる。

【0202】 [実施の形態2] 図26は、この発明の実 施の形態2に従う半導体記憶装置の要部の構成を示す図 である。図26においては、1つのセンスアンプSAに 関連する部分の構成を示す。このセンスアンプSAは、 一方のメモリサプアレイのビット線BLLおよびZBL Lにピット線分離ゲートBIGLを介して結合され、ま た他方のメモリアレイのビット線BLRおよびZBLR にビット線分離ゲートBIGRを介して結合される。セ ンスアンプSAは、交差結合されるPチャネルMOSト ランジスタP1およびP2と、交差結合されるNチャネ ルMOSトランジスタN1およびN2を含む。Pチャネ ルMOSトランジスタP1およびP2は、共通ピット線 CBLおよびZCBLの高電位のピット線電位をアレイ 電源電圧VCCSレベルに駆動する。NチャネルMOS トランジスタN1およびN2は活性化時、共通ビット線 CBLおよびZCBLの低電位のピット線を接地電圧レ ベルに駆動する。

【0203】このセンスアンプSAに対し、センス駆動 回路SDKが設けられる。このセンス駆動回路SDK は、所定数のセンスアンプSAに対し1つ設けられる。 センス駆動回路SDKは、センス活性化信号ZSOPの 活性化時導通し、センス共通電源線S2Pにアレイ電源 電圧VCCSを伝達するPチャネルMOSトランジスタ P3と、スリープモード時活性化されるセンスアンプ活 性化信号 ZSOP_Sの活性化時導通し、センス共通電 源線S2Pにアレイ電源電圧VCCSを伝達するPチャ ネルMOSトランジスタP4と、センスアンプ活性化信 号SONの活性化時導通し、センス共通接地線S2Nに 接地電圧を伝達するNチャネルMOSトランジスタN3 と、スリープモード時のセンスアンプ活性化信号SON _Sの活性化時導通し、センス共通接地線S2Nに接地 電圧を伝達するNチャネルMOSトランジスタN4を含 む。MOSトランジスタP4およびN4は、それぞれ、 MOSトランジスタP3およびN3よりも電流駆動力 (チャネル幅とチャネル長との比) が小さく設定され

よび乙BLLには、ビット線イコライズ指示信号BLE QLの活性化時活性化され、ピット線BLLおよびZB LLにプリチャージ電圧VBLを伝達しかつこれらのビ ット線BLLおよび乙BLL電位をイコライズするビッ ト線イコライズ回路BEQLが設けられる。ピット線B LRおよびZBLRに対しビット線イコライズ指示信号 BLEQRの活性化時活性化され、ピット線BLRおよ びZBLRを電気的に短絡しかつプリチャージ電圧VB Lをこれらのピット線BLRおよびZBLRへ伝達する 10 ピット線イコライズ回路BEQRが設けられる。

【0205】また、共通ビット線CBLおよびZCBL に対し、列選択線CSL上の列選択信号に応答して導通 し、共通ビット線CBLおよびZCBLをグローバルデ ータ線GIOおよびZGIOで結合する列選択ゲートC SGが設けられる。グローバルデータ線GIOおよびス GIOはグローバルデータ線対GIOPを構成し、メモ リマット上を列方向に延在して配設される。

【0206】この図26に示すセンス駆動回路SDKの 構成において、通常動作モード時においては、センスア 20 ンプ活性化信号 ZSOP および SON が活性化され、セ ンス共通電源線S2Pおよびセンス共通接地線S2N は、それぞれ比較的大きな電流駆動力を有するMOSト ランジスタP3およびN3により駆動される。一方、ス リープモード時においては、センスアンプ活性化信号2 SOP_SおよびSON_Sが活性化され、センス共通 電源線S2Pおよびセンス共通接地線S2Nは、比較的 小さな電流駆動力を有するMOSトランジスタP4およ びN4により、比較的緩やかに駆動される。

【0207】スリープモード時には、高速動作は何ら要 30 求されない (データアクセスは行なわれない)。 したが って、このセンス駆動用のMOSトランジスタP4およ びN4の電流駆動力を小さくして、センスアンプSAが センス共通電源線SPおよびセンス共通接地線S2Nの 電圧変化に従って共通ビット線CBLおよびZCBLを 緩やかに駆動しても、何ら問題は生じない。センス動作 時のピーク電流が低減され、応じてスリープモード時の 平均消費電流をさらに低減することができる。

【0208】図27は、センス駆動回路SDKの配置を 概略的に示す図である。図27においては、1つのメモ リアレイにおける2つのメモリサプアレイの部分の構成 を概略的に示す。メモリサプアレイMSAOおよびMS A1それぞれの列方向の上下側に、センスアンプバンド SABが配置される。これらのセンスアンプバンドSA Bには、メモリサプアレイMSAOおよびMASA1そ れぞれのビット線対に対応してセンスアンプSAが配置 される。メモリサプアレイMSAOおよびMSA1の行 方向において隣接する領域においてサブワードドライバ 帯SWDBが配置される。サプワードドライバ帯SWD Bにおいては、それぞれメモリサブアレイMSAOおよ

ドライバが配置される。サプワードドライバ帯SWDBとセンスアンプ帯SABの交差領域CRに、センス駆動回路SDKが配置される。行方向に整列するセンスアンプバンドSABに対し、センス共通電源線S2Pおよびセンス共通接地線S2Nが行方向に延在して配設される。センス共通電源線S2Pおよびセンス共通接地線S2Nに対し所定の間隔でセンス駆動回路SDKを配置することにより、これらのセンス共通電源線S2Pおよびセンス共通接地線S2N上の電圧分布を抑制し、正確なセンス動作を実現する。

57

【0209】図28は、センス制御回路の構成を概略的 に示す図である。図28において、センス制御回路は、 メインセンスアンプ活性化信号SOをパッファ処理して メインセンス活性化信号SOPMおよびSONMをそれ ぞれ生成するバッファ回路20aおよび20bと、スリ ープモード指示信号SLEEP_MODEを反転するイ ンバータ20cと、バッファ回路20aの出力信号SO PMとスリープモード指示信号SLEEP_MODEを 受けてスリープモード時のセンスアンプ活性化信号乙S OP_Sを発生するNAND回路20dと、インバータ 回路20cの出力信号とメインセンス活性化信号SOP Mを受けて通常動作モード時のセンスアンプ活性化信号 ZSOPを発生するNAND回路20eと、スリープモ ード指示信号SLEEP_MODEとバッファ回路20 bからのメインセンス活性化信号SONMを受けてスリ ープ動作モード時のセンスアンプ活性化信号SON S を発生するANDO回路20fと、メインセンス活性化 信号SONMとインバータ20cの出力信号とを受けて 通常動作モード時のセンスアンプ活性化信号SONを発 生するAND回路20gを含む。これらのNAND回路 20dおよび20eおよびAND回路20fおよび20 * gの出力するセンスアンプ活性化信号は、さらに、それ ぞれプロック選択信号BSにより、最終的に選択的に活 性化される。センスアンプ帯を共有するメモリアレイが 選択状態となったときに、このセンスアンプ帯に対する センスアンプ活性化信号が活性化される。

【0210】スリープモード時においては、スリープモード指示信号SLEEP_MODEがHレベルに設定され、インバータ20cの出力信号がLレベルに固定される。したがって、AND回路20eからのセンスアンプ活性化信号ZSOPがHレベルに保持され、またAND回路20gからのセンスアンプ活性化信号SONがLレベルに固定される。一方、NAND回路20dがインバータとして動作し、メインセンス活性化信号ZSOP_Sを生成する。またAND回路20fがバッファ回路として動作し、メインセンス活性化信号SONMに従ってセンスアンプ活性化信号SONMに従ってセンスアンプ活性化信号SONMに従ってセンスアンプ活性化信号SONMに従ってセンスアンプ活性化信号SON_Sを発生する。

【0211】通常動作モード時においては、スリープモード指示信号SLEEP_MODEがLレベルであり、

インバータ20cの出力信号がHレベルとなる。この状態においては、センスアンプ活性化信号ZSOP_SはHレベルに固定され、またセンスアンプ活性化信号SON_Sが、Lレベルに固定される。NAND回路20eがインバータとして動作し、メインセンス活性化信号SOPMを反転してセンスアンプ活性化信号ZSOPを発生する。AND回路20gが、バッファ回路として動作し、センス活性化信号SONMに従ってセンス信号SOMを発生する。

10 【0212】この図28に示す構成を利用して、図26 に示すセンス駆動回路SDKを駆動することにより、ス リープモード時のセンス電流(直流電流)を低減することができ、スリープモード時の直流消費電力を低減する ことができる。

【0213】なお、センスアンプ活性化信号ZSOP_ SおよびSON_Sは、ツインセル書込モード完了後の リフレッシュ期間(セルリフレッシュモード)のみ活性 化されてもよい。

【0214】 [実施の形態3] 図29は、この発明の実施の形態3に従う混載DRAMの動作を示す信号波形図である。図29において、ビット線プリチャージ電圧VBLを発生するVBL発生回路は、スリープモード時に動作を停止する。また、センスアンプ活性化信号として、図26に示すスリープモード時のセンスアンプ活性化信号とよびSOP_Sを使用する。

【0215】ワード線として、サブワード線SWLL<0>およびSWLR<1>を考える。サブワード線選択動作前に、センスアンプ活性化信号SON_SおよびZSOP_Sの非活性化に応答化信号SON_SおよびZSOP_Sの非活性化に応答してワンショットでピット線イコライズ指示信号BLEQを発生する。これにより、センスアンプSA(図26参照)によりラッチされていたHレベルおよびLレベルの電圧が、それぞれ共通ピット線CBLおよびZCBLから対応のピット線BLおよびZBLに伝達される。このピット線BLおよびZBLに伝達される。このピット線BLおよびZBLのイコライズ動作完了後、サブワード線SWLL<0>およびSWLR<1>を選択状態へ駆動する。

【0216】サプワード線SWLL<0>およびSWL40 R<1>を選択状態へ駆動した後、再び所定のタイミングでセンスアンプ活性化信号SON_SおよびZSOP_Sを活性状態へ駆動し、ピット線BLLおよびZBLの電位を差動増幅しかつラッチする。所定期間が経過すると、サプワード線SWLL<0>およびSWLR<1>を非選択状態へ駆動する。このとき、センスアンプ活性化信号SON_SおよびZSOP_Sは、次のリフレッシュ要求が与えられるまで、活性状態を維持する。センスアンプSAのラッチ状態時においては、図26に示すMOSトランジスタP4およびN4がセンスアンプSAのラッチ能力

は小さい。

【0217】スリープモード時においては、Hレベル説出電圧 ΔV1(≥0)とLレベル読出電圧 ΔV2(≤0)の電位差 ΔV1-ΔV2を、センスアンプSAがセンスする。したがって、この電圧差は十分大きく、サブワード線の電圧が立上がる前のピット線プリチャージ電圧は、中間電圧 VCCS/2から多少ずれてもセンス動作には悪影響は及ぼさない。ワード線選択動作前にセンスアンプを非活性状態として、次いで、ピット線イコライズ指示信号BLEQを所定期間活性状態としてピット線を電気的に短絡して、HレベルデータおよびLレベルデータの電荷の移動により、各ピット線をほぼ中間電圧レベルにプリチャージする。

【0218】なお、ビット線イコライズ指示信号BLEQおよびセンスアンプ活性化信号SON_SおよびZSOP_Sの電圧レベルがアレイ電源電圧VCCSよりも高くなっているのは、高速駆動するために周辺電源電圧VCCPを利用しているためである。サプワード線SWLL<0>およびSWLR<1>へは、これらの周辺電源電圧およびアレイ電源電圧VCCSよりも高い昇圧電圧VPPが伝達される。

【0219】図30は、この発明の実施の形態3におけるVBL発生回路の構成を概略的に示す図である。図30において、VBL発生回路は、活性化時中間電圧VCCS/2を発生する中間電圧発生回路21と、導通時中間電圧発生回路21へアレイ電源電圧VCCSを伝達するPチャネルMOSトランジスタ22と、ツインセル書込モード指示信号TWC_WRITE_MODEを反転するインバータ23と、インバータ23の出力信号とスリープモード指示信号SLEEP_MODEを受けて電がトランジスタ(PチャネルMOSトランジスタ)22の導通/非導通を制御するAND回路24を含む。

【0220】通常動作モード時においては、AND回路 24からのセルフリフレッシュモード指示信号SRF は、Lレベルであり、電源トランジスタ22が導通し、 中間電圧発生回路21は、アレイ電源電圧VCCSに従って中間電圧VCCS/2を生成してピット線プリチャ ージ電圧VBLを生成する。

【0221】スリープモード時において、ツインセル書込モード時においては、セルフリフレッシュモード指示 40信号SRFはLレベルであり、電源トランジスタ22が導通状態にあり、中間電圧発生回路21は、中間電圧VCCS/2レベルの電圧を発生する。ツインセル書込モードが完了すると、AND回路24の出力信号SRFがHレベルとなり、電源トランジスタ22が非導通状態となる。応じて、中間電圧発生回路21が電源ノードから切離され、中間電圧発生回路21が電源ノードから切離され、中間電圧発生動作を停止し、ビット線プリチャージ電圧VBLはフローティング状態となり接地電圧レベルへ徐々に低下する。

【0222】なお、図30に示す構成において、中間電

圧発生回路21の接地ノード側にも、電流源トランジスタを設け、信号SRFが活性状態のとき非導通状態となるようにしてもよい。すなわち、中間電圧発生回路21を電源ノードおよび接地ノードからともに切離すように構成してもよい。また、信号SFRの活性化時、プリチャージ電圧VBLを接地電圧に固定するように、接地用トランジスタを設けてもよい。

【0223】図31は、ビット線イコライズ回路の構成を示す図である。図31において、ビット線イコライズ 10 回路BEQは、ビット線イコライズ指示信号BLEQの活性化時導通しビット線BLおよびZBLを電気的に短絡するイコライズ用のNチャネルMOSトランジスタT1と、ビット線プリチャージ指示信号BLPRの活性化時導通し、ビット線BLおよびZBLにビット線プリチャージ電圧VBLを伝達するプリチャージ用のNチャネルMOSトランジスタT2およびT3を含む。

【0224】通常動作モード時においては、ビット線イ コライズ指示信号BLEQおよびピット線プリチャージ 指示信号BLPRは同じタイミングで変化する。一方、 20 スリープモード時においてツインセル書込モード完了 後、このビット線プリチャージ指示信号BLPRは非活 性状態に維持され、プリチャージ用MOSトランジスタ T2およびT3は非導通状態を維持する。一方、ビット 線イコライズ指示信号BLEQが、セルフリフレッシュ 動作モード時(ツインセル書込モード完了後のモードで 信号SRFがHレベルにある) においては、セルフリフ レッシュ要求が与えられるごとに所定期間Hレベルの活 性状態となり、ピット線BLおよびZBLを電気的に短 絡する。ピット線イコライズ指示信号BLEQおよびピ ットプリチャージ指示信号BLPRを別々に設けること により、セルフリフレッシュモード時においてビット線 短絡時、動作停止中の中間電圧発生回路 2 1 からの不安 定な電圧または接地電圧がビット線BLおよびZBLへ 伝達されて、このピット線BLおよびZBLのイコライ ズ動作に悪影響を及ぼすのを防止する。

【0225】図32は、行系制御信号発生部の構成の一例を示す図である。図32において、オートリフレッシュマンドAREFとリフレッシュ要求信号FAYに従ってリフレッシュ活性化信号REF_RASを生成するリフレッシュコントロール回路10と、リフレッシュ活性化信号REF_RASとロウアクセス(アクティブ)コマンドRACTに従って、各行系制御信号を発生する行系制御回路11を含む。

【0226】リフレッシュコントロール回路10は、リフレッシュ要求信号FAYとオートリフレッシュコマンドAREFを受けるOR回路31と、OR回路31の出力信号の活性化時セットされてリフレッシュ活性化信号REF_RASを発生するセット/リセットフリップフロップ32と、メインセンスアンプ活性化信号SOの活 性化後所定時間経過後にセット/リセットフリップフロ

ップ32をリセットするための遅延回路33を含む。遅延回路33は、セルフリフレッシュモード時遅延時間が時間 τ だけ長くされる。これは後に説明するようにセルフリフレッシュモード時アレイ活性化タイミングが時間 τ だけ遅れ、この遅れを補償してセルフリフレッシュモード時のアレイ活性化期間をオートリフレッシュモード 時と同一とするためである。

【0227】このリフレッシュコントロール回路10は、リフレッシュ要求信号FAYまたはオートリフレッシュコマンドAREFが与えられると、リフレッシュ活性化信号REF_RASを活性化し、次いでセンス動作が行なわれ、遅延回路33が有する遅延時間の経過後、リフレッシュ活性化信号REF_RASを非活性化する。すなわち、リフレッシュ要求信号FAYまたはオートリフレッシュコマンドAREFが与えられると所定期間リフレッシュ活性化信号REF_RASが活性化され、リフレッシュアドレスカウンタからのリフレッシュアドレスに従ってリフレッシュ動作またはツインセル書込モード動作が実行される。

【0228】行系制御回路11は、メモリマットのメモ リアレイ (MA0-MA7) に共通に設けられるメイン 制御回路11aと、各メモリアレイごとに設けられるロ ーカル制御回路11bを含む。メイン制御回路11a は、ロウアクティブコマンドRACTが与えられたとき 活性化される行選択活性化信号RRASとリフレッシュ 活性化信号REF_RASを受けるOR回路41と、O R回路41からの出力信号(アレイ活性化信号)RAS をセルフリフレッシュモード時所定時間遅延して伝達す る可変遅延回路42と、可変遅延回路42の出力信号に 従ってロウアドレスイネーブル信号RADEを発生する アドレス活性回路43と、アドレス活性回路43の出力 信号に応答してワード線活性化用の信号RXTおよびR XACTを発生するワード線活性回路44と、ワード線 活性回路の出力信号に従ってメインセンスアンプ活性化 信号SOを発生するセンス活性回路45を含む。

【0229】これらのアドレス活性回路43、ワード線活性回路44およびセンス活性回路45は、実質的に遅延回路で構成されており、可変遅延回路42の出力信号に応答して順次これらの制御信号RADEおよびRXT,RXACTおよびSOが所定のシーケンスで活性化される。また、アドレス活性回路43、ワード線活性回路44およびセンス活性回路45は、可変遅延回路42の出力信号の非活性化に応答してそれぞれの出力信号を非活性化する。

【0230】可変遅延回路42は、立上がり遅延時間が可変であり、セルフリフレッシュモード(ツインセル書込モード完了後のスリープモード)時に、アレイ活性化信号RASの活性化を遅らせる。可変遅延回路42は、アレイ活性化信号RASを受けるインバータ42aと、インバータ42aの出力信号とセルフリフレッシュモー

ド指示信号SRFを受けるNAND回路42bと、NAND回路42bの出力信号とアレイ活性化信号RASを受けるAND回路42cを含む。セルフリフレッシュモード指示信号SRFは、スリープモード指示信号SLEEP_MODEが活性状態にありかつツインセル書込モード指示信号TWC_WRITE_MODEが非活性状態となると活性化される。

【0231】この可変遅延回路42は、セルフリフレッ シュモード時においては、NAND回路42bがインバ 10 ータとして動作し、インバータ42aおよびNAND回 路42bが有する遅延時間 τだけ、アレイ活性化信号R ASの活性化を遅延する。セルフリフレッシュモード指 示信号SRFの非活性化時、NAND回路42bの出力 信号はHレベルであり、アレイ活性化信号RASの活性 化に応答して、AND回路42cの出力信号がHレベル に立上がる。したがって、ツインセル書込モード時およ び通常動作モード時にはアレイ活性化信号RASの活性 化に従って、行選択動作およびセンス動作が実行され る。一方、セルフリフレッシュモード時においては、ア 20 レイ活性化信号RASが活性化されて所定の時間(イン バータ42aおよびNAND回路42bの有する遅延時 間τ)経過後、行選択およびセンス動作が実行される。 【0232】ローカル制御回路11bは、センスアンプ 帯選択信号SBSとメインセンス活性化信号SOPMを 受けるAND回路50aと、センスアンプ帯選択信号S BSとメインセンス活性化信号SONMを受けるAND 回路50bと、セルフリフレッシュモード指示信号SR Fの反転信号ZSRFとAND回路50bの出力信号を 受けてセンスアンプ活性化信号SONを生成するAND 30 回路50cと、補のセルフリフレッシュモード指示信号 ZSRFとAND回路50aの出力信号とを受けてセン スアンプ活性化信号 ZSOPを発生するNAND回路 5 Odと、セルフリフレッシュモード指示信号SRFとA ND回路50aの出力信号を受けるAND回路50e と、セルフリフレッシュモード指示信号SRFとAND 回路50bの出力信号を受けるAND回路50fと、A ND回路50eの出力信号の活性化時セットされかつリ フレッシュ要求信号FAYの発行に応答してリセットさ れるセット/リセットフリップフロップ50gと、AN 40 D回路50 fの出力信号の活性化に応答してセットされ かつリフレッシュ要求信号FAYの発行に応答してリセ ットされるセット/リセットフリップフロップ50h と、セット/リセットフリップフロップ50gの出力乙 Qからの出力信号の立上がりに応答してワンショットの パルス信号を発生するワンショットパルス発生回路50 iと、ワンショットパルス発生回路50iの出力信号を 第1の入力に受けるAND回路50jと、アレイ活性化 信号RASとラッチプロック選択信号LBSとを受ける AND回路50mと、ラッチプロック選択信号LBSと 50 セルフリフレッシュモード指示信号SRFを受けるAN

D回路 5 0 p と A N D 回路 5 0 m の 出力 信号とセルフリフレッシュモード指示信号 S R F を受ける N O R 回路 5 0 g と、A N D 回路 5 0 m および 5 0 p の 出力信号を受ける N O R 回路 5 0 n と、N O R 回路 5 0 n の 出力信号を受ける N O R 回路 5 0 j の 出力信号とを受けてピット線イコライズ指示信号 B L E Q を発生する O R 回路 5 0 k を含む。N O R 回路 5 0 g からピット線プリチャージ指示信号 B L P R が発生される。A N D 回路 5 0 m の 出力 信号は、また、A N D 回路 5 0 j の第 2 の入力へも与えられる。

【0233】センスアンプ帯選択信号SBSは、対応のセンスアンプ帯を共有するメモリブロックを特定する2つのブロック選択信号の論理和により生成される。ラッチブロック選択信号LBSはブロック選択信号BS(=BS<7:0>)に従って発生され、対応のメモリアレイを特定する。

【0234】通常動作モード時およびツインセル書込モード時においては、セルフリフレッシュモード指示信号SRFはLレベルであり、補のセルフリフレッシュモード指示信号ZSRFがHレベルとなる。したがってこの場合には、AND回路50cおよびNAND回路50bからのセンスアンプ活性化信号SONおよびZSOPに従ってセンスアンプが駆動される。AND回路50eおよび50fの出力信号はLレベルであり、センスアンプ活性化信号ZSOP_SおよびSON_Sは、非活性状態にあり、それぞれHレベルおよびLレベルを維持する。

【0235】また、セルフリフレッシュモード指示信号 SRFがLレベルであり、NOR回路50mの出力信号を反転する。したがって、アレイ活性化信号RASが活性化されると、ラッチプロック選択信号LBSが指定する選択メモリアレイにおいてピット線プリチャージ指示信号BLPRがLレベルとなる。また、AND回路50jの出力信号はLレベルであり(ワンショットパルス発生回路50iはパルスを発生しない)。AND回路50pの出力信号はLレベルであり、OR回路50kがバッファ回路として動作し、AND回路50mの出力信号に従ってピット線イコライズ指示信号BLEQがLレベルの非活性状態となる。したがって、選択メモリアレイにおいてピット線イコライズ回路が非活性化され、ピット線のプリチャージ/イコライズ動作が完了する。

【0236】セルフリフレッシュモード時においては、セルフリフレッシュモード指示信号SRFがHレベルの活性状態となり、AND回路50cからのセンスアンプ活性化信号SONはLレベル、NAND回路50dからのセンスアンプ活性化信号ZSOPはHレベルとなる。一方、AND回路50eおよび50fは、メインセンス活性化信号SOPMおよびSONMおよびセンスアンプ帯選択信号SBSに従ってそれぞれHレベルの信号を生

成する。AND回路50eおよび50fの出力信号の活性化に応答してセット/リセットフリップフロップ50gおよび50hがセットされ、このセット/リセットフリップフロップの出力2Qからのセンスアンプ活性化信号2SOP_SがLレベルとなり、またセット/リセットフリップフロップ50hの出力Qからのセンスアンプ活性化信号SON_SがHレベルとなる。

【0237】また、セルフリフレッシュモード指示信号 SRFがHレベルであり、NOR回路50gの出力信号 10 がLレベルとなり、ピット線プリチャージ指示信号BL PRがLレベルに固定される。ピット線プリチャージ指示信号BL PRは、ブロック選択信号BSの論理レベルにかかわらず、Lレベルの非活性状態に設定され、メモリマットにおいてすべてのメモリアレイのピット線プリチャージ指示信号BL PRが非活性状態となる。

【0238】セット/リセットフリップフロップ50g および50hは、メインセンス活性化信号SOPMおよびSONがメインセンスアンプ活性化信号SOに従って非活性状態となっても(図28参照)、セット状態を維20 持し、したがってセンスアンプ活性化信号ZSOP_S およびSON_Sは、ワード線活性回路44およびセンス活性回路45が非活性状態となった後も、活性状態を維持する。

【0239】次に、リフレッシュ要求信号FAYが活性 化されると、セット/リセットフリップフロップ50g および50hがリセットされ、センスアンプ活性化信号 ZSOP_SおよびSON_Sが非活性化される。セン スアンプ活性化信号2SOP_Sの非活性化(立上が り) に応答してワンショットパルス発生回路50iがワ ンショットのパルス信号を発生する。ラッチブロック選 択信号LBSは、前のリフレッシュ動作により指定され たブロック選択信号の状態を維持している。リフレッシ ュ要求信号FAYが与えられると、リフレッシュ活性化 信号REF_RASに応答してアレイ活性化信号RAS が活性化される。したがって、先のサイクルの選択メモ リアレイに対するAND回路50mの出力信号がHレベ ルとなり、AND回路50jがワンショットパルス発生 回路50iからのワンショットパルスを通過させてOR 回路50kへ与える。応じて、ビット線イコライズ指示 信号BLEQがこのワンショットパルス発生回路50i からのワンショットパルスの期間活性状態となり、ピッ ト線BLおよびZBLのイコライズが行なわれる。

【0240】このワンショットパルス発生回路50iが発生するパルス信号のパルス幅τは、可変遅延回路42のセルフリフレッシュモード時の立上がり遅延時間とほぼ同じである。したがってこのピット線イコライズ指示信号BLEQが非活性状態となった後、アドレス活性回路43からのアドレスイネーブル信号RADEが活性化され、メモリアレイ選択および行選択が実行される。こ 50 れにより、セルフリフレッシュモード時、センス動作完

了後次にセルフリフレッシュ動作が行なわれるまで、各 ピット線対の電位をセンスアンプにより弱くラッチし、 次のリフレッシュ実行前にピット線対をイコライズして ビット線をほぼ中間電圧にプリチャージした後、次の行 選択動作を開始することができる。この可変遅延回路 4 2の遅延時間τだけセルフリフレッシュモード時アレイ 活性化期間(リフレッシュ活性化信号REF__RASの 活性化期間)が短くなるのを防止するために、リフレッ シュコントロール回路10の遅延回路33の遅延時間が セルフリフレッシュモード時、時間τだけ長くされる。 【0241】図33は、図32に示すラッチブロック選 択信号LBSを発生する部分の構成の一例を示す図であ る。図33において、ラッチプロック選択信号発生回路 は、センスアンプ活性化信号SON_Sとビット線イコ ライズ指示信号BLEQを受けるOR回路60aと、O R回路60aの出力信号とセルフリフレッシュモード指 示信号SRFを受けるAND回路60bと、AND回路 60bの出力信号が Lレベルのとき導通しプロックデコ ーダからのプロック選択信号BS(=BS<7:0>) をブロック選択線60g上に伝達するトランスファーゲ ート60cと、プロック選択線60gに結合され、AN D回路60bの出力信号がHレベルのとき導通するトラ ンスファーゲート60dと、ブロック選択線60g上の 信号を反転するインバータ60gと、インバータ60g の出力信号を反転してトランスファーゲート604に伝 達するインバータ60eを含む。

【0242】トランスファーゲート60dが導通状態のとき、インバータ60eおよび60fとトランスファーゲート60dにより、いわゆる「ハーフラッチ」が形成され、ブロック選択線60g上のブロック選択信号がラッチされ、ラッチブロック選択信号LBSが出力される。次に、この図33に示すラッチブロック選択信号発生回路の動作を図34に示す信号波形図を参照して説明する。

【0243】スリープモードに入り、スリープモード指 示信号SLEEP_MODEが活性化されると、まず、 ツインセル書込モードが実行される。この場合、セルフ リフレッシュ要求信号FAYが活性化されると、リフレ ッシュ活性化信号REF_ACTが応じて活性化され、 また図32に示すアレイ活性化信号RASが活性化され る。このリフレッシュ活性化信号REF RASの活性 化に応答して行選択動作が行なわれ、選択メモリアレイ に対するブロック選択信号BSが選択状態へ駆動され る。セルフリフレッシュモード指示信号SRFはLレベ ルであり、AND回路60bはLレベルの信号を出力し ており、トランスファーゲート60cは導通状態にあ る。したがって、このブロック選択信号BSに従ってラ ッチプロック選択信号LBSが変化する。また、このリ フレッシュ活性化信号REF_ACTの活性化に応答し てビット線イコライズ指示信号BLEQも非活性状態と

なる。次いで、センスアンプ活性化信号SON_Sが活性化される。次いで所定時間経過後、リフレッシュ活性化信号REF_ACTが非活性状態となり、プロック選択信号BSが非活性化され、またセンスアンプ活性化信号SON_Sも非活性化される。また、ピット線イコライズ指示信号BLEQが、活性状態となる。トランスファーゲート60cが導通状態にあるため、ラッチプロック選択信号LBSも、この選択信号BSの非活性化に応じて非活性状態へ駆動される。したがって、ツインセル10 替込モード時においては、セルフリフレッシュア東京とでである。

【0244】セルフリフレッシュモードに入ると、セル

フリフレッシュモード指示信号SRFが活性状態へ駆動 される。セルフリフレッシュ要求信号FAYが発行され ると、まず、リフレッシュ活性化信号REF_ACTが 活性化され、応じてアレイ活性化信号RASが活性化さ れる。このアレイ活性化信号RASが活性化され、図3 2に示す可変遅延回路 4 2 の出力信号が活性化される と、アドレス活性回路43からのアドレスイネーブル信 号RADEに従ってデコード動作が行なわれ、選択メモ リアレイに対するブロック選択信号BSが選択状態へ駆 動される。このブロック選択信号BSが活性化される と、図32のAND回路50pの出力信号がHレベルと なり、応じてNOR回路50nの出力信号がLレベルと なり、ビット線イコライズ指示信号BLEQがLレベル となる。次いでワード線選択動作が行なわれ、センスア ンプ活性化信号SON_Sが活性化されてセンス動作が 行なわれる。このセンスアンプ活性化信号SON_Sが 活性化されると、トランスファーゲート60cが非導 通、トランスファーゲート60dが導通状態となり、ラ ッチブロック選択信号LBSがラッチ状態となる。 【0245】セルフリフレッシュモード時においては、

リフレッシュ活性化信号REF_ACTおよびアレイ活性化信号RASが非活性状態となり、またブロック選択信号BSが非活性状態となっても、センスアンプ活性化信号SON_Sはラッチ状態にあり、応じてラッチプロック選択信号LBSもラッチ状態にある。したがって選択プロックに対しては、ピット線イコライズ指示信号B U LEQはLレベルを維持する。

【0246】次に、再びセルフリフレッシュ要求信号FAYが与えられると、センスアンプ活性化信号SON_Sが非活性化され、応じて、ワンショットのパルス信号が図32のワンショットパルス発生回路50iから発生され、応じてビット線イコライズ指示信号BLEQが所定期間Hレベルとなる。このピット線イコライズ指示信号BLEQがHレベルの間、図33のトランスファーゲート60cが非導通状態にあり、ラッチプロック選択信号LBSは変化しない。ピット線イコライズ指示信号BLEQのパルス幅は、図32に示す可変遅延回路42の

68

立上がり遅延時間とほぼ等しい。したがってこのビット線イコライズ時にはまだデコード動作は行なわれていない。ビット線イコライズ指示信号BLEQが非活性状態となると、AND回路60bの出力信号がLレベルとなり、トランスファーゲート60cが導通し、ラッチプロック選択信号LBSがブロック選択信号BSと結合される。したがって、このビット線イコライズ指示信号BLEQの非活性化後に行なわれるブロック選択信号BSが再び活性状態へ駆動され、選択メモリアレイに対するブロック選択信号BSが再び活性化される。このとき、対応のブロック選択信号BSが選択状態にあればビット線イコライズ指示信号BLEQがこのブロック選択信号BSに従って非活性状態となる。

【0247】一方、図34において破線で示すように、対応のメモリアレイが非選択状態のときには、ラッチプロック選択信号LBSがLレベルであり、応じてNOR回路50n(図32参照)の出力信号がHレベルとなり、ピット線イコライズ指示信号BLEQがHレベルを維持する。したがって、非選択メモリアレイにおいては、ピット線イコライズ回路が導通状態となり、各ビット線をイコライズする。選択メモリアレイにおいてのみ、センスアンプによる電位のラッチおよび所定期間のピット線電位のイコライズが実行される。

【0248】図35は、ピット線分離制御回路の構成を 概略的に示す図である。図35においては、ビット線分 離指示信号BLILおよびBLIRを発生する部分の構 成を示す。図35においてビット線分離制御回路は、セ ンスアンプ活性化信号SON_Sの立下がりを所定時間 遅延する立下がり遅延回路62 dと、立下がり遅延回路 62dの出力信号とアレイ活性化信号RASとを受ける OR回路62cと、OR回路62cの出力信号とラッチ プロック選択信号LBSRとを受けてレベル変換回路6 2 eを介してビット線分離指示信号BLILを生成する. NAND回路62aと、OR回路62cの出力信号とラ ッチプロック選択信号LBSLとを受けてレベル変換回 路62gを介してピット線分離指示信号BLIRを生成 するNAND回路62bを含む。レベル変換回路62e および62 fは、周辺電源電圧Vccpレベルの信号を 昇圧電源 V p p レベルの信号に変換する。

【0249】ラッチブロック選択信号LBSRは、メモリアレイMARを指定し、ラッチブロック選択信号LBSLは、メモリアレイMALを指定する。次に、この図35に示すビット線分離制御回路の動作を、図36に示す信号波形図を参照して説明する。

【0250】スリープモードのツインセル番込モード時においては、セルフリフレッシュ要求信号FAYが活性化されると、アレイ活性化信号RASが活性化される。このアレイ活性化信号RASの活性化に応答してデコード動作が行なわれ、ラッチプロック選択信号LBSLが

ブロック選択信号BSLに応じて活性状態へ駆動される。他方のブロック選択信号BSRは非選択状態のLレベルを維持する。この状態においては、ピット線分離指示信号はBLILはHレベルを維持し、一方ピット線分離指示信号BLIRが、Lレベルとなり、メモリアレイMARがセンスアンプ帯から切り離される。

【0251】次いで、センスアンプ活性化信号SONが活性化され、センス動作が行なわれ、次いでアレイ活性化信号RASが非活性化され、センスアンプ活性化信号SONも非活性化される。このアレイ活性化信号RASの非活性化に応答してラッチプロック選択信号LBSLも、ツインセル書込モード時であり、応じて非活性状態となり、ピット線分離指示信号BLIRがHレベルとなる。センスアンプ活性化信号SON_Sは非活性状態を維持する。

【0252】セルフリフレッシュモードに入ると、セルフリフレッシュモード指示信号SRFが活性状態へ駆動される。この状態において、リフレッシュ要求信号FAYが発行されると、応じてアレイ活性化信号RASが活20 性化される。

【0253】このセルフリフレッシュモード時においては、図32に示す可変遅延回路により、プロックデコード動作が所定時間(τ)だけ遅れるため、アレイ活性化信号RASの活性化より遅れてデコード動作が行なわれ、ラッチプロック選択信号LBSLが選択状態へ駆動され、応じてピット線分離指示信号BLIRがLレベルとなり、メモリアレイMARがセンスアンプ帯が切り離される。ピット線分離指示信号BLILはHレベルを維持し、メモリアレイMALはセンスアンプ帯に結合される。センスアンプ活性化信号SON_Sの活性化に応答してセンス動作が行なわれて、メモリアレイMALの各ピット線の電位が差動増幅される。センスアンプ活性化信号SON_Sの活性化の後所定期間経過すると、アレイ活性化信号RASが非活性化される。

【0254】セルフリフレッシュモード時においては、センスアンプ活性化信号SON_Sは活性状態を維持し、またラッチプロック選択信号LBSLも、選択状態を維持し、したがって、ピット線分離指示信号BLIRもLレベルを維持する。ピット線イコライズ指示信号BLEQLが非活性状態を維持しており、メモリアレイMALの各ピット線電位は、センスアンプによりラッチされている。メモリアレイMARにおいては、ピット線イコライズ指示信号BLEQRが活性状態にあり、各ピット線対はイコライズ状態にある。

【0255】次いで、リフレッシュ要求信号FAYが与えられると、センスアンプ活性化信号SON_Sが非活性状態となり、応じてピット線イコライズ指示信号BLEQLが所定期間活性状態となり、センスアンプにより増幅されてラッチされていたピット線が短絡され、ピット線がほぼ中間電位に駆動される。センスアンプ活性化

信号SON_Sが非活性化されても、立下がり遅延回路62dの出力信号はHレベルであり、応じてOR回路62cの出力信号もHレベルでピット線イコライズ期間の間、したがって、ピット線分離指示信号BLIRは、Lレベルを維持しており、このメモリアレイMALのピット線イコライズ動作に何らメモリアレイMARのピット線電位は悪影響を及ぼさない。

69

【0256】ビット線イコライズ指示信号BLEQLが非活性状態となると、ラッチプロック選択信号LBSLがラッチ状態から解放され、続いて行なわれるデコード動作に従って生成される新たなプロック選択信号に従って、ラッチプロック選択信号LBSLの状態が決定される。再びラッチプロック選択信号LBSLが選択状態へ駆動されるとき、応じてまた、ピット線分離指示信号BLIRがLレベルへ駆動される。ビット線分離指示信号BLILはHレベルを維持する。

【0257】選択メモリアレイの各ビット線対の電位をセンスアンプによりラッチし、その後、イコライズ回路によりピット線対電位のイコライズを行なうとき、選択メモリアレイにおいてのみ、ビット線イコライズ動作を行なうことができる。次に選択されるメモリアレイが、先にアクセスされたメモリアレイと異なる場合においても正確に、各センスアンプによりラッチされていた電位に従って、ビット線電位をイコライズすることができる。このとき、たとえば、ラッチプロック選択信号LBSLが非選択状態にあれば(図36において破線で示す)、この場合には、ビット線分離指示信号BLIRが図36に破線で示すようにHレベルとなり、メモリアレイMARが、センスアンプ帯に結合される。

【0258】なお、セルフリフレッシュ要求信号FAYを用いて、センスアンプ活性化信号のリセットを行ない、このリセットをピット線イコライズ動作のトリガとしている。しかしながら、セルフリフレッシュタイマから、セルフリフレッシュ要求信号FAYよりも速いタイミングでリセット用のタイミング信号を生成し、次いで、ピット線電位のイコライズ完了後、セルフリフレッシュ要求信号FAYが発生されるように構成されてもよい。

【0259】以上のように、この発明の実施の形態3に従えば、セルフリフレッシュモード時、ピット線プリチャージ電圧発生回路の動作を停止し、選択メモリアレイにおいてセンスアンプ回路により各ピット線対の電位をラッチし、次のセルフリフレッシュ動作実行前に一旦ピット線対を短絡して各ピット線電位をほぼ中間電位にプリチャージした後に次のリフレッシュ動作を実行している。したがって、データ保持モード時の消費電流をさらに低減することができる。

【0260】 [実施の形態4] 図37は、この発明の実施の形態4に従う昇圧電圧発生回路の構成を概略的に示す図である。図37において、昇圧電圧発生回路70

は、セルフリフレッシュモード指示信号SRFの非活性化時動作し、たとえばチャージポンプ動作を行なって所定の電圧レベルの昇圧電圧VPPを発生するVPP発生回路70aと、セルフリフレッシュモード指示信号SRFの非活性化時導通し、VPP発生回路70aが発生する昇圧電圧VPPを昇圧電源線70dに伝達するトランスファーゲート70bと、補のセルフリフレッシュモード指示信号ZSRFの活性化時導通し、昇圧電圧線70dを電源ノード71に結合するトランスファーゲート70cを含む。トランスファーゲート70bおよび70cは、たとえばPチャネルMOSトランジスタで構成される。

【0261】電源ノード71へは外部電源電圧Veが与えられる。電源電圧Veは、アレイ電源電圧VCCSとメモリトランジスタのしきい値電圧Vthとの和とほぼ同程度の大きさであり、たとえば2.5から3Vである。一方、VPP発生回路70aが発生する昇圧電圧は、このアレイ電源電圧VCCSとメモリトランジスタのしきい値電圧の和よりも十分高い電圧であり、たとえば3.5Vから4Vである。

【0262】スリープモード時においてツインセル書込 モードが完了すると、セルフリフレッシュモード指示信 号SRFが活性化され、VPP発生回路70aが高電圧 発生動作を停止する。このとき、また、トランスファー ゲート70 b が非導通状態となり、VPP発生回路70 aの出力ノードが昇圧電圧線70 dから切り離される。 また、補のセルフリフレッシュモード指示信号ZSRF の活性化により、トランスファーゲート70 c が導通 し、昇圧電源線70 dが電源ノード71に結合される。 【0263】したがって、このセルフリフレッシュモー ド時においては、昇圧電圧VPPは、外部電源電圧Ve に等しい電圧レベルとなり、外部電源電圧Veがサブワ ード線およびメインワード線に伝達される。メモリセル においては、アクセストランジスタのしきい値電圧の影 響が生じる。しかしながら、Hレベルデータの電圧レベ ルが低下しても、Lレベルデータが対をなすピット線上 に読出されており、十分な大きさのピット線間電圧を生 成することができ、確実に、メモリセルデータのリフレ ッシュを実行することができる。したがって、このセル フリフレッシュモード時においてVPP発生回路70a の昇圧電圧発生動作を停止させることにより、スリープ モード時の消費電流をさらに低減することができる。

【0264】なお、VPP発生回路70aは、たとえばリングオシレータと、このリングオシレータからの発振クロック信号に従ってチャージポンプ動作を行なうチャージポンプとで構成され、セルフリフレッシュモード指示信号SRFにより、リングオシレータの発振動作を停止させる。この構成としては、以下に述べるVBB発生回路と同様の構成を利用することができる。

0 【0265】以上のように、この発明の実施の形態4に

従えば、セルフリフレッシュモード時においては、昇圧 電圧発生動作を停止し、昇圧電源線を外部電源ノードに 結合しており、セルフリフレッシュモード時の消費電流 をさらに低減することができる。

【0266】 [実施の形態5] 図38は、この発明の実 施の形態5に従う基板バイアス電圧VBBを発生する基 板電圧発生回路の構成を概略的に示す図である。図38 において、基板電圧発生回路は、通常動作モード時比較 的大きな電荷供給能力で基板バイアス電圧VBを発生す るノーマルVBB発生回路75aと、スリープモード時 活性化され、比較的小さな電荷供給能力で基板バイアス 電圧VBBを発生するスリープモードVBB発生回路7 5 b を含む。

【0267】このノーマルVBB発生回路15aは、出 カノード75cのバイアス電圧VBBの電圧レベルを検 出するVBBディテクタ75aaと、VBBディテクタ 75aaからのクロックイネーブル信号ENに従って選 択的に活性化され、所定の周期で発振動作を行なってポ ンプ駆動クロック信号PCLK1を生成するVBB制御 回路/リングオシレータ75abと、ポンプ駆動クロッ 20 ク信号PCLK1に従って、キャパシタを利用するチャ ージポンプ動作を行なって出力ノード75 cに電荷を供 給して基板バイアス電圧VBBを生成するVBBチャー ジポンプ回路75acを含む。これらのVBBディテク タ15aa、VBB制御回路/リードオンリメモリ15 abおよびVBBチャージポンプ回路75acへは、一 方動作電源、電圧として外部電源電圧Veが与えられる。 この外部電源電圧Veは、図37の構成と同様、周辺回 路へ与えられる周辺電源電圧よりも高い電圧であり、効 率的に、基板バイアス電圧を生成する。

【0268】 VBBディテクタ75aaは、スリープモ ード指示信号SLEEP_MODEの非活性化時動作 し、出力ノード75cの基板バイアス電圧VBBの電圧 レベルが所定の電圧レベルを超えるか否かを検出する。 このVBBディテクタ75aaは、たとえば検出用MO Sトランジスタのゲートーソース間電圧が、この検出用 MOSトランジスタのしきい値電圧を超えると、検出用 MOSトランジスタが導通することを利用する構成を含 む。VBBディテクタ5aaは、スリープモード指示信 号SLEEP_MODEが活性化されると、非活性化さ れ、レベル検出動作を停止する。スリープモード時の消 費電流を低減する。

【0269】VBB制御回路/リングオシレータ75a. bは、イネーブル時、VBBディテクタ75aaからク ロックイネーブル信号ENが与えられると、リングオシ レータを活性化し、このリングオシレータの有する周期 で発振動作を行なわせてポンプ駆動クロック信号PCL K1を生成する。このVBB制御回路/リングオシレー タ75abは、VBBディテクタ75aaからのクロッ

オシレータの発振動作を停止させる。

【0270】 VBBチャージポンプ回路75 a c は、大 きな電荷供給能力を有し(チャージポンプキャパシタの 容量値が大きい)、ポンプ駆動クロック信号PCLK1 に従ってチャージポンプ動作を実行する。したがって、 このノーマルVBB発生回路75aは、VBBディテク タ75aaにより設定された電圧レベルに基板バイアス 電圧VBBの電圧レベルを設定する。

72

【0271】スリープモードVBB発生回路756は、 10 スリープモード指示信号SLEEP MODEの活性化 時、セルフリフレッシュ要求信号FAYが与えられると ポンプ駆動クロック信号PCLK2を生成するスリープ モードVBB制御回路75baと、ポンプ駆動クロック 信号PCLK2に従って比較的小さな電荷供給力でチャ ージポンプ動作を行なって出力ノード75 cに電荷を供 給するスリープモードVBBチャージ小ポンプ回路75 b b を含む。これらのスリープモードVBB制御回路7 5baおよびスリープモードBB小ポンプ回路75bb も、外部電源電圧Veを一方動作電源電圧として使用す る。スリープモードVBB制御回路75baは、またチ ューニング信号TUNE<3:0>により、その出力ク ロック信号のパルス幅およびクロック周期が調整され

【0272】スリープモード時においては、データの書 込/読出を行なうためのデータパス系回路、列選択を行 なうコラム系回路およびデータ入出力制御回路は動作を 停止しており、行系制御回路、ワードドライバ、センス アンプおよびリフレッシュコントロール回路がリフレッ シュ間隔ごとに動作するだけであり、回路動作による基 30 板電流は極めて少ない状態になっている。基板電位を正 方向に上昇させる主要要因は、メモリアレイにおけるス トレージノードおよびピット線コンタクトそれぞれにお ける接合リーク電流ぐらいである。したがって、基板電 圧発生回路から基板に対し一度に大きな電荷を供給し て、負パイアス電圧VBBの電圧レベルを必要以上に低 下させると、一旦低下した基板パイアス電圧がなかなか 正方向に上昇しないため、リフレッシュ間隔ごとに間欠 ・的に、スリープモードVBBチャージ小ポンプ回路75 b b を駆動するだけで、十分に基板電位を保持すること 40 ができる。

【0273】この基板電圧発生回路は、スリープモード VBB制御回路75baおよびVBBチャネル小ポンプ 回路75bbがリフレッシュ間隔で動くだけであり、他 の回路は動作を停止しており、スリープモード時の消費 電流をさらに低減することができる。

【0274】図39は、図38に示すVBB制御回路/ リングオシレータ75abの構成の一例を示す図であ る。図39において、VBB制御回路/リングオシレー タ75abは、VBBディテクタ75aaからのクロッ クイネーブル信号ENが非活性状態のときには、リング 50 クイネーブル信号ENとスリープモード指示信号SLE

EP_MODEの反転信号を受けるAND回路76a と、AND回路76aの出力信号を第1の入力に受ける NAND回路76bと、NAND回路76bの出力信号 を受けるインバータ7.6cと、インバータ76cの出力 信号を反転するインバータ76dと、インバータ76d の出力信号を反転してポンプ駆動クロック信号PCLK 1を生成するインバータ76eを含む。インバータ76 dの出力信号は、また、NAND回路76bの第2の入力に与えられる。

【O275】この図39に示すVBB制御回路/リングオシレータ75abの構成において、AND回路76a およびNAND回路76bが、VBB制御回路に相当 し、また、NAND回路76b-76dが、リングオシレータに相当する。

【0277】通常動作モード時においては、スリープモード指示信号SLEEP_MODEは、Lレベルであり、AND回路76aは、インバータを介してHレベルの信号を第1の入力に受けるため、その第2の入力に与えられるクロックイネーブル信号ENがHレベルであれば、Hレベルの信号を出力する。AND回路76aの出力信号がHレベルのときには、NAND回路76bがインバータとして動作し、NAND回路76bがインバータとして動作し、NAND回路76bがインが一タ76cおよび76dにより、リングオシレータが形成され、これらのゲート遅延により規定される周期で発振動作を実行し、ポンプ駆動信号PCLK1が発生される。クロックイネーブル信号ENがLレベルとなると、AND回路76aの出力信号がLレベルとなり、ポンプ駆動クロック信号PCLK1が、Lレベルに固定され、チャージポンプ動作が停止される。

【0278】したがって、このVBBディテクタ75aaが検出する電圧レベルに、通常動作モード時、基板バイアス電圧VBBの電圧レベルが設定される。

【0279】VBBチャージポンプ回路75acは、キャパシタを利用するチャージポンプ動作を行なう回路であればよい。

【0280】図40は、図38に示すスリープモードVBB制御回路75baの構成の一例を示す図である。図40において、スリープモードVBB制御回路75baは、リフレッシュ要求信号FAYの活性化に応答してワンショットのパルス信号PMP_CLKMを発生するパルス幅制御ワンショットパルス発生回路77aと、パルス信号PMP_CLKMを遅延する遅延制御回路77b

と、遅延制御回路 7 7 bの出力パルス信号 PMP_CL KDとパルス幅制御ワンショットパルス発生回路 7 7 aの出力パルス信号 PMP_CL KMを受けてポンプ駆動 クロック信号 PCL K2を生成する OR回路 7 7 cを含む。

【0281】チューニング信号TUNE<3:0>により、このワンショットパルス信号PMP__CLKMのパルス幅を調整することができる。また遅延制御回路77 bは、チューニング信号ATUNE<3:0>により、10 その遅延時間が調整可能である。ポンプ駆動クロック信号PCLK2は、リフレッシュ要求信号FAYが活性化されると、パルス幅および周波数が制御されて2回発生される

【0282】チャージポンプ量は、クロック信号PCL K2のHレベル期間およびその周波数により決定される。したがって、チューニング信号TUNE <3:0> およびATUNE <3:0>を調整することにより、このポンプ駆動クロック信号PCL K2のパルス幅および周波数を調整することができ、応じて供給電荷量を調整することができる。

【0283】図41(A)は、図40に示すパルス幅制 御ワンショットパルス発生回路77aの構成の一例を示 す図である。図41 (A) において、パルス幅制御ワン ショットパルス発生回路77aは、リフレッシュ要求信 号FAYを受けるインバータ78aと、インバータ78 aの出力信号がLレベルのときセットされかつリセット 信号RSTがLレベルのときにリセットされるセット/ リセットフリップフロップ 786と、セット/リセット フリップフロップ78bの出力信号をバッファ処理して 30 パルス信号 PMP __CLKMを生成するバッファ回路 7 8 c と、バッファ回路 7 8 c の出力信号を受けて反転パ ルス信号PMを生成するインパータ78dと、チューニ ング信号TUNE<0>-TUNE<3>それぞれに対 応して設けられ、対応のチューニング信号が活性状態の とき導通するスイッチング回路SW0-SW3と、電源 ノードVCCと対応のスイッチング回路の出力信号とを 受ける遅延素子DL0-DL3を含む。これらの遅延素 子DL0-DL3は、各々、遅延時間 r を有し、かつそ の出力信号を、次段の遅延素子のスイッチング回路に結 40 合される入力に伝達する。

【0284】最終段の遅延素子DL3の出力信号がリセット信号RSTとしてセット/リセットフリップフロップへ与えられる。

【0285】図41(B)は、図41(A)に示す遅延素子DL(DL0-DL3)の構成の一例を示す図である。図41(B)において、遅延回路DLは、電源電圧VCCと対応のスイッチング回路の出力信号または前段の遅延回路の出力信号を受けるNAND回路79aと、NAND回路79aの出力信号の立上がりおよび立下がりを遅延するための容量素子79bおよび79cと、N

時間τの2倍の遅延時間を有する。

AND回路79aの出力信号を反転するインバータ79dを含む。容量素子79bおよび79cにより、NAND回路79aの立上がりおよび立下がりをともに遅延して単位遅延時間でを実現する。インバータ79dの電流駆動力は、インバータ78dの駆動力よりも小さくされる。次に、この図41(A)および(B)に示すパルス幅制御ワンショットパルス発生回路77aの動作を、図41(C)に示す信号波形図を参照して説明する。

【0286】リフレッシュ要求信号FAYが与えられる と、インパータ78aの出力信号がLレベルとなり、セ ット/リセットフリップフロップ78bがセットされ、 クロックパルス信号PMP_CLKMがHレベルに立上 がる。スイッチング回路SW0-SW3のいずれか1つ がチューニング信号TUNE<0>-TUNE<3>の いずれかに従って導通状態となっている。NAND回路 79aは、対応のスイッチング回路が非導通状態のとき には、そのスイッチング回路に結合される入力がフロー ティング状態となり、その出力信号は不定状態となる。 通常、フローティング状態のノードは接地電圧レベルに まで放電される。しかしながら、インバータ78 d の駆 20 動能力を、これらの遅延回路DL0-DL3の出力段の インバータ79dの駆動能力よりも大きくすることによ り、遅延回路DLO-DL2の出力信号の状態にかかわ らず、インバータ回路78dの出力パルス信号PMを遅 延回路段を通して伝達することができる。

【0287】たとえば、スイッチング回路SW1が導通 状態のとき、遅延回路DL0のインパータ79dの出力 信号は不定状態またはHレベルである。しかしながら、 スイッチング回路SW1が導通しており、このインパー タ78dの出力信号に従って遅延回路DL1の入力が駆 動される。したがって、スイッチング回路SW1が導通 状態のときには、インパータ78dの出力パルス信号P Mは、遅延回路DL1ーDL3を順次伝達される。した がって、これらの遅延回路DL1ーDL3の有する遅延 時間3 τの経過後、リセット信号RSTがLレベルとな り、セット/リセットフリップフロップ78bがリセッ トされる(インパータ78aの出力信号は、Hレベルに 復帰している)。これにより、クロックパルス信号PM P_CLKMのパルス幅を、チューニング信号TUNE <3:0>により調整することができる。

【0288】図42は、図40に示す遅延制御回路73 bの構成を概略的に示す図である。図42において、遅 延制御回路77bは、縦続接続される遅延回路ADL0 ーADL3と、遅延回路ADL0ーADL3各々に対応 して設けられ、各々がパルス幅制御ワンショットパルス 発生回路77aからのクロックパルス信号PMP__CL KMを通過させるスイッチ回路ASW0ーASW3を含 む。遅延回路ADL0ーADL3の各々は、遅延時間2 ・τを有し、パルス幅制御ワンショットパルス発生回路 77aの遅延回路DL0ーDL3ぞれぞれが有する遅延 【0289】チューニング信号ATUNE < 0>-ATUNE < 3>は、図41 (A) に示すチューニング信号TUNE < 0>-TUNE < 3>にそれぞれ対応する。この図42に示す遅延回路ADL0-ADL3は、それぞれ、与えられた信号を所定の遅延時間2・ τ だけ遅延する。次に、この図42に示す遅延制御回路77bの動作を、図43に示す信号波形図を参照して説明する。

【0290】今、図43に示すように、ポンプクロック 10 パルス信号 PMP_CLKMが、パルス幅Tを有する場 合を考える。この状態は、図41 (A) に示す遅延回路 DLO-DL3により、遅延時間Tが与えられたことを 示す。この場合、パルス幅制御ワンショットパルス発生 回路77aのチューニング信号に対応するチューニング 信号を、遅延制御回路77bにおいても同様に活性状態 に設定する。したがって、同じ数の遅延回路段を、クロ ックパルス信号PMP_CLKMがこの遅延回路ADL 0-ADL3において通過する。遅延ポンプクロックパ ルス信号PMP_CLKDは、ポンプクロックパルス信 号PMP__CLKMに対し、2Tの遅延時間を有し、か つ時間Tのパルス幅を有する。したがって、図40に示 すOR回路17cからのポンプ駆動クロック信号PCL K2は、これらのクロックパルス信号PMP__CLKM およびPMP__CLKDを合成した信号となり、したが って、パルス幅T、かつ周期2Tを有する。このポンプ 駆動クロック信号PCLK2に従って、図38に示すス リープモードVBBチャージ小ポンプ回路75bbを駆 動する。これにより、チャージポンプ動作時における供 給電荷量を調整でき、セルフリフレッシュモード時にお いて各リフレッシュ動作時に、必要最小限の電荷を供給 して安定に基板バイアス電圧VBBを所定電圧レベルに 保持することができる。

【0291】なお、リフレッシュ要求信号FAYが与えられたとき所定期間活性化されるようにリングオシレータを構成し、このリングオシレータの動作電流を、チューニング信号で調整するように構成してもよい(カレントミラー回路を利用し、ミラー電流を動作電流とする)。

【0292】以上のように、この発明の実施の形態5に40 従えば、メモリアレイが形成される基板領域に印加される基板バイアス電圧VBBを発生する回路を、スリープモード時間欠的に動作させるように構成しており、スリープモード時の消費電流を低減することができる。なお、このツインセル書込モード時においても、基板バイアス電圧発生回路は、小ポンプ回路のみが動作する。この場合、ツインセル書込モード時においても、単にロウ系回路が動作し、センスアンプが動作するだけであり、回路動作は、セルフリフレッシュモード時と同じであり、基板電流は少ないため、このツインセル書込モード50 時において、間欠的に、VBB小ポンプ回路を動作させ

ても、安定に基板パイアス電圧VBBを所定電圧レベル に保持することができる。

【0293】スリープモード指示信号SLEEP-MODEに代えてセルフリフレッシュモード指示信号が用いられてもよい。この場合、図38のノーマルVBB制御回路75aが動作し、スリープモードVBB回路75bが非活性化される。したがって、ツインセル書込モード時においては通常動作モード時と同様の基板バイアス電圧VBBの制御が行なわれ、安定に1ビットノ1セルモードの記憶データをツインセルモード単位セルに再書込することができる。

【0294】 [実施の形態6] 図44 (A) は、この発 明の実施の形態6に従う内部電源回路の構成を概略的に 示す図である。図44(A)において、内部電源回路 は、活性化時基準電圧Vrefとアレイ電源線86上の アレイ電源電圧(センス電源電圧)VCCSとを比較す る比較器80と、比較器80の出力信号に従ってDRA M用電源外部電源電圧 V d e を受けるメモリ電源ノード 87からアレイ電源線86へ電流を供給するPチャネル MOSトランジスタで構成される電流ドライブトランジ スタ81と、セルフリフレッシュモード指示信号SRF を反転するインバータ82と、インバータ82の出力信 号がHレベルのときに導通し、比較器80を活性化する 電流源トランジスタ83と、インバータ82の出力信号 がLレベルのとき導通し、比較器80の出力ノードをメ モリ電源ノード87に電気的に結合するPチャネルMO Sトランジスタ84と、インバータ82の出力信号がL レベルのとき、ロジック電源電圧Vleを受けるロジッ ク電源ノード88とアレイ電源線86とを電気的に結合 するPチャネルMOSトランジスタ85を含む。

【0295】ロジック電源電圧Vleは、アレイ電源電圧VCCSよりも低い電圧であり、たとえば1.5Vから2.0V程度である。アレイ電源電圧VCCSは、たとえば2.5から3Vであり、センスアンプの電源電圧として利用され、メモリセルに書込まれるHレベルデータの電位を決定する。

【0296】この図44(A)に示す内部電源回路の構成の場合、セルフリフレッシュモード指示信号SRFがLレベルのときには、インバータ82の出力信号がHレベルとなり、電流源トランジスタ83が導通し、比較器80が活性化され基準電圧Vrefとアレイ電源電圧VCCSが基準電圧Vrefよりも低い場合には比較器80の出力信号がローレベルとなり、電流ドライブトランジスタ81のコンダクタンスが大きくなり、メモリ電源ノード87からアレイ電源線86へ電流を供給し、アレイ電源電圧VCSの電圧レベルを上昇させる。アレイ電源電圧VCCSが基準電圧Vrefよりも高いときには比較器80の出力信号がハイレベルとなり、電流ドライブトラン

ジスタ81はオフ状態となる。したがって、比較器80の活性化時には、基準電圧Vrefの電圧レベルにアレイ電源電圧VCCSが設定される。

78

【0297】セルフリフレッシュモード時においては、 セルフリフレッシュモード指示信号SRFがHレベルと なり、電流源トランジスタ83が非導通状態となる。一 方、PチャネルMOSトランジスタ84がオン状態とな り、メモリ電源ノード87を、比較器80の出力ノード および電流ドライブトランジスタ81のゲートに結合す る。これにより、電流ドライブトランジスタ81は確実 にオフ状態となる。また、インバータ82からのLレベ ルの信号に応答して、PチャネルMOSトランジスタ8 5が導通し、ロジック電源ノード88が、アレイ電源線 86に結合される。この状態においては、アレイ電源電 圧VCCSは、ロジック電源電圧V1eに等しくなる。 【0298】セルフリフレッシュモード時においては、 ツインセルモードでセルフリフレッシュ動作が実行され ている。このツインセルモード時においては、ピット線 対に相補データが読出される。したがって、たとえば、 このアレイ電源電圧VCCSをロジック電源電圧V16 レベルにし、Hレベル読出時の読出電圧が図44(B) に示すようにδであったとしても、Lレベルデータ読出 時の読出電圧 ΔV2は十分な大きさを有している。した がって、基準電圧Vrefに従って決定されるアレイ電 源電圧VCCSのときの読出データAV1よりもHレベ ルデータ読出時の読出電圧δが小さい場合であっても、 このLレベルデータ読出電圧 ΔV2により、正確にセン ス動作を行なうことができる。

【0299】このセルフリフレッシュモード時において 30 内部電源回路の動作を停止させることにより、内部電源 回路の消費電流を削減することができ、セルフリフレッ シュモード時の消費電流をさらに低減することができ る。

【0300】なお、内部電源回路はツインセル書込モード時には活性化され、基準電圧Vrefで決定されるアレイ電源電圧VCCSレベルのHレベルデータをメモリセルに書込む。これは、ツインセル書込モード時には、また1ピット/1セルモードのデータ読出が行なわれて、次いで、対をなすサブワード線が選択状態へ駆動され、1ピット/2セルでのデータ記憶が行なわれるためである。

【0301】なお、この内部電源回路は、アレイ活性化信号RASの活性化時に活性化されるように構成されてもよい。アレイ活性化信号RASをゲートに受ける電流源トランジスタを、図44(A)に示すトランジスタ83と直列に接続する。この構成であっても、通常動作モード時におけるスタンバイサイクル時の消費電流を低減することができる。

【0302】図45(A)は、この発明の実施の形態6 の内部電源回路の変更例を示す図である。この図45

(A) においては、先の図44(A) に示す構成と同 様、セルフリフレッシュモード指示信号SRFを反転す るインバータ82と、インバータ82の出力信号に従っ て導通し比較器80を活性化する電流源トランジスタ8 3と、セルフリフレッシュモード指示信号SRFの活性 化時導通し、比較器80の出力ノードを電源ノード87 に結合するPチャネルMOSトランジスタ84と、比較 器80の出力信号に従って電源ノード87から内部電源 線(アレイ電源線)へ電流を供給する電流ドライブトラ ンジスタを含む。比較器80へは、基準電圧Vref1 が与えられる。

【0303】この図45(A)に示す内部電源回路は、 さらに、セルフリフレッシュモード指示信号SRFの活 性化時導通するNチャネルMOSトランジスタで構成さ れる電流源トランジスタ83sと、電流源トランジスタ 83sの導通時活性化され基準電圧Vref2とアレイ 電源線86上のアレイ電源電圧VCCSとを比較する比 較器80gと、比較器80gの出力信号に従ってメモリ 電源ノード87からアレイ電源線86へ電流を供給する PチャネルMOSトランジスタで構成される電流ドライ プトランジスタ85sと、セルフリフレッシュモード指 示信号SRFの非活性化時導通し比較器80sの出力ノ ードをメモリ電源ノード87に接続するPチャネルMO Sトランジスタ84sを含む。

【0304】この図45 (A) に示す構成において基準。 電圧Vref2は、基準電圧Vref1よりも低くされ る。混載DRAMにおいて、メモリ電源電圧Vdeのみ が与えられる場合と、メモリ電源電圧Vdeとロジック 電源電圧Vle両者が与えられる場合とがある。この図 45 (A) に示す構成は、メモリ電源電圧Vdeを使用 する1電源構成の混載DRAMに対応する。ただし2電 源系統であってもこの図45(A)に示す構成は利用で きる。これはスリープモード時において、ロジック電源 電圧Vleを遮断して接地電圧レベルに放電した構成も 考えられるためである。

【0305】この図45(A)に示す構成においては、 セルフリフレッシュモード指示信号SRFがLレベルの 非活性状態のときには、比較器80および電流ドライブ トランジスタ81により、基準電圧Vref1の電圧レ ベルに、アレイ電源電圧VCCSが設定される。一方セ ルフリフレッシュモード指示信号SRFが活性状態のと きには、比較器80 s および電流ドライプトランジスタ 85sにより、アレイ電源電圧VCCSが基準電圧Vr ef2の電圧レベルに保持される。基準電圧Vref2 は基準電圧Vref1よりも低いため、セルフリフレッ シュモード時のアレイ電源電圧VCCSを、他の動作モ ード時に比べて低くすることができる。

【0306】すなわち、図45(B)に示すように、セ ルフリフレッシュモード以外の動作モード時において

圧 ΔV1は、基準電圧Vref1で決定される。一方セ ルフリフレッシュモード時におけるピット線読出電圧δ は、基準電圧Vref2で決定される。この場合でも、 先の図44に示す構成と同様、読出電圧δが小さくて も、負の読出データ Δ V 2 の値が大きく、ツインセルモ ード時においては、センスアンプ回路が (δ+ΔV2) の電圧を検出するため十分センス動作を正確に行なうこ とができる。

【0307】以上のように、この発明の実施の形態6に 10 従えば、セルフリフレッシュモード時に、アレイ電源電 圧を発生する回路の動作を停止し、アレイ電源線をロジ ック電源線に結合しており、内部電源回路の消費電流を 削減することができる。

【0308】 [実施の形態7] 図46は、この発明の実 施の形態 7 に従う混載 DRAMの要部の構成を概略的に 示す図である。図46において、コマンド制御回路90 は、スリープモードエントリコマンドSLP__ERYと スリープモードイグジットコマンドSLP_EXTが与 えられる。このコマンド制御回路90からは、内部電圧 発生回路の動作を制御するためのスリープモード指示信 号SLEEP_MODE1が発生され、かつプリデコー ド回路5およびセルフリフレッシュタイマ9へ与えられ るスリープモード指示信号SLEEP_MODE2が生 成される。内部電圧発生回路は、スリープモード解除 後、スリープモード指示信号SLEEP_MODE1の 非活性化に応答して内部電圧発生動作を開始する。一 方、プリデコード回路5およびセルフリフレッシュタイ マ9は、スリーブモードイグジットコマンドSLP E XTが与えられて内部で安定に生成される内部電圧を利 30 用して全メモリセルに対するリフレッシュ動作を完了し た後に、通常動作モードに復帰する。

【0309】コマンド制御回路90は、スリープモード への移行を指示するスリープモードエントリコマンドS LP_ERYに応答してセットされかつスリープモード 解除を指示するスリープモードイグジットコマンドSL P_EXTに応答してリセットされてスリープモード指 示信号SLEEP_MODE1を生成するセット/リセ ットフリップフロップ90aと、スリープモードエント リコマンドSLP_ERYに応答してセットされてスリ ープモード指示信号SLEEP MODE 2を生成する セット/リセットフリップフロップ906と、コマンド SLP_ERYおよびSLP_EXTを受けるOR回路 90cとを含む。

【0310】リフレッシュカウンタは、リフレッシュ動 作完了後そのカウント値が増分されるリフレッシュアド レスカウンタ95aと、リフレッシュアドレスカウンタ 95aからのツインセル 掛込制御信号 TWC とスリープ モード指示信号SLEEP_MODE1を受けてツイン セル書込モード指示信号TWC_WRITE_MODE は、メモリセルから対応のピット線に読出される読出電. 50 を生成するAND回路95bを含む。リフレッシュアド

レスカウンタ95aは、先の図15に示す構成および図18に示す構成を含む。OR回路90cの出力信号が図18の信号SLEEP_MODEに代えて与えられ、また立上り遅延回路2iに代えて遅延回路が用いられる。リフレッシュアドレスがスリープモードエントリコマンドまたはスリープモードエグジットコマンド印加時の出発アドレスから始まって全行を一巡するまでツインセルモード指示信号TWCをHレベルに設定する。

【0311】ツインセルモード指示信号TWCが非活性 状態となると、ワンショットパルス発生回路92によ り、ワンショットのパルスが生成され、セット/リセットフリップフロップ90bがリセットされる。次に、この図46に示す構成の動作を図47に示す信号波形図を 参照して説明する。

【0312】スリープモードエントリコマンドSLP__ ERYが与えられると、スリープモード指示信号SLE EP_MODE1およびSLEEP_MODE2が活性 化されて図18のフリップフロップ2jの出力信号に対 応するツインセルモード指示信号TWCがまた活性化さ れる。このツインセルモード指示信号TWCの活性化に 従って、プリデコード回路5が、ツインセル書込モード 時におけるアドレス制御を行なって、1ピット/1セル モードで記憶されたデータを1ピット/2セルモード (ツインセルモード) の単位セルに書込む。 リフレッシ ュアドレスカウンタ95aのカウント値は、このスリー プモードエントリコマンドSLP_ERYが与えられた ときのカウント値を出発カウント値として維持してお り、このリフレッシュアドレスカウンタ95aのカウン ト値が出発カウント値から一巡すると、ツインセルモー ド指示信号TWCがLレベルとなり、ツインセル書込モ ード指示信号TWC_WRITE_MODEがLレベル となり、セルフリフレッシュモードが実行される。この セルフリフレッシュモード時においては、プリデコード 回路5がアドレスピットの縮退を行ない、またセルフリ フレッシュタイマ9が所定の間隔で、リフレッシュ要求 信号を発行する。

【0313】セルフリフレッシュモード時においては、セルフリフレッシュモード指示信号SRFに従って、内部電圧発生回路(VCCS、VPP、VBL、およびVBB)の内部電圧は発生動作が停止されている。

【0314】スリープモードイグジットコマンドSLP_EXTが発行されると、セット/リセットフリップフロップ90aがリセットされ、スリープモード指示信号SLEEP_MODE1が非活性状態となり、内部電圧発生回路が再び活性化され、内部電圧を発生する。一方、セット/リセットフリップフロップ90bからのリフレッシュモード指示信号SLEEP_MODE2は、活性状態を維持しており、リフレッシュ動作を実行する。このスリープモードイグジットコマンドSLP_EXTがリフレッシュアドレスカウンタ95aへ与えら

れ、このリフレッシュアドレスカウンタ95aのカウン ト値がラッチされ、また再びリフレッシュアドレスカウ ンタ95aからのツインセルモード指示信号TWCがH・ レベルの活性状態となる。しかしながら、スリープモー ド指示信号SLEEP_MODE1はLレベルの非活性 状態となっており、ツインセル書込モード指示信号TW C_WRITE_MODEはLレベルを維持する。した がって、スリープモードイグジットコマンドSLP__E XTが発行されると、再び全メモリセルのリフレッシュ 10 動作を安定な内部電圧を使用して行ない、H レベルデー タを記憶するメモリセルのストレージノードの電圧レベ ルを十分高い電圧レベルに設定する。この全メモリセル のリフレッシュが完了すると、アドレス一致検出により ツインセルモード指示信号TWCが非活性状態となり、 ワンショットパルス発生回路92からワンショットのパ ルスが発生されてセット/リセットフリップフロップ9 Obがリセットされ、スリープモード指示信号SLEE P_MODE 2 が L レベルとなり、スリープモードが終

【0315】なお、このツインセル書込モード時および ツインセルリフレッシュモード時において、セルフリフ レッシュタイマ9のリフレッシュ要求信号発生間隔は、 セルフリフレッシュモード時におけるリフレッシュ要求 信号発生間隔よりも短くされてもよい。

【0316】なお、このスリープモードイグジットコマンドSLP_EXTが発行されたとき、リフレッシュアドレスカウンタ95aのカウント値が初期値にリセットされてもよい。この場合、あるメモリセルのリフレッシュ間隔が他のメモリセルのリフレッシュ間隔よりも長くなることが考えられる。しかしながら、1ピット/2セルモードにおいて、リフレッシュサイクルは十分長いため、このスリープモード開始時に、一旦リフレッシュアドレスカウンタ95aを初期値にリセットして再びリフレッシュ動作を実行しても十分センス動作を安定かつ正確に行なうことができ、正確なリフレッシュ動作が保証される。

【0317】このツインセルモード指示信号TWCがLレベルの非活性状態となった後、メモリセルのHレベルデータを記憶するストレージノードの電圧レベルは、アレイ電源電圧VCCSレベルであり、次いで、1ビット/1セルモードで、通常のデータアクセスが実行される。このときまた、外部のロジックにより、データ保持領域に退避されていたメモリセルデータが元の記憶位置に再分配されてもよい。単に外部ロジック(メモリコントローラ)が、1ビット/1セルモード時におけるアドレスと、1ビット/2セルモード時におけるアドレスと、1ビット/2セルモード時におけるアドレスと、1ビット/2セルモード時におけるアドレスの対応関係を示すテーブルを参照して、メモリセルデータの再分配を行なえばよい。

【0318】以上のように、この発明の実施の形態7に 50 従えば、スリープモード解除時、内部電圧発生回路を動

作させて全メモリセルのデータのリフレッシュを実行した後に通常動作モードに復帰している。したがって、メモリセルのHレベルデータを記憶するストレージノード電位を十分高くした状態で、1ビット/1セルモードに移行することができ、データの破壊は防止される。

【0319】 [実施の形態8] 図48は、この発明の実施の形態8に従う半導体記憶装置の要部の構成を示す図である。この図48においては、図26に示す構成と同様、列方向に隣接する2つのメモリアレイに共有されるセンスアンプ帯の構成を示す。

【0320】この図48においては、共通ビット線CB LおよびZCBLに対し、ビット線プリチャージ指示信 号BLPRの活性化時活性化され、共通ビット線CBL およびZCBLからビット線BLL、ZBLLおよびB LRおよびZBLRを所定の中間電圧VBL(=VCC S/2)の電圧レベルにプリチャージするビット線プリ チャージ回路BPQが設けられる。このビット線プリチャージ回路BPQが設けられる。このビット線プリチャージ回路BPQは、ビット線プリチャージ指示信号B LPRの活性化時導通し、共通ビット線ZCBLおよび CBLそれぞれへ中間電圧VBLを伝達するNチャネル 20 MOSトランジスタT5およびT6を含む。

【0321】ビット線BLLおよび乙BLLに対し、ビ ット線イコライズ指示信号BLEQLの活性化時これら のピット線BLLおよび乙BLLを中間電圧VBLにプ リチャージしかつイコライズするピット線プリチャージ /イコライズ回路BEQLが設けられる。ピット線BL RおよびZBLRに対し、ピット線イコライズ指示信号 BLEQRの活性化時活性化され、ビット線BLRおよ びZBLRを中間電圧VBLにプリチャージしかつイコ ライズするピット線プリチャージ/イコライズ回路BE QRが設けられる。ビット線プリチャージ/イコライズ 回路BEQLは、ビット線イコライズ指示信号BLEQ Lの活性化時導通しピット線BLLおよびZBLLを電 気的に短絡するイコライズトランジスタT7と、このピ ット線イコライズ指示信号BLEQLの活性化時導通 し、中間電圧VBLをピット線BLLおよび乙BLLへ 伝達するプリチャージ用のNチャネルMOSトランジス タTQ1およびTQ2を含む。これらのMOSトランジ スタTQ1およびTQ2の電流駆動力は、MOSトラン ジスタT5-T7が有する電流駆動力よりも小さくされ る。すなわち、これらのMOSトランジスタTQ1およ びTQ2は、そのしきい値電圧が、MOSトランジスタ T5-T7のそれよりも大きくされ、またそのサイズ (チャネル幅とチャネル長との比) もこれらのMOSト ランジスタT5一T7よりも小さくされる。

【0322】ビット線プリチャージ/イコライズ回路BEQRは、ビット線イコライズ指示信号BLEQRの活性化時導通し、ビット線BLRおよびZBLRを電気的に短絡するイコライズ用のNチャネルMOSトランジスタT8と、ビット線イコライズ指示信号BLEQRの活

性化時導通し、ビット線ZBLRおよびBLRへそれぞれ中間電圧BBLを伝達するプリチャージ用のNチャネルMOSトランジスタTQ3およびTQ4を含む。これらのMOSトランジスタTQ3およびTQ4も、そのしきい値電圧が、MOSトランジスタT5-T8よりも高くされ、またそのサイズ(チャネル幅とチャネル長との比)も、MOSトランジスタT5-T8よりも小さくされる。

【0323】この共通ビット線CBLおよびZCBLに 10 センスアンプ回路SAが設けられる。また、共通ビット 線CBLおよびZCBLは、ビット線分離ゲートBIG Lを介してビット線BLLおよびZBLLに結合され、 またビット線分離ゲートBIGRを介してビット線BR およびZBRに結合される。共通ビット線CBLおよび ZCBLが、列選択ゲートCSGを介してグローバルデ ータ線対GIOPに結合される。次に、この図48に示 す回路の動作を図49に示すタイミング図を参照して説 明する。

【0324】データアクセスが行なわれる通常動作モード時において、スタンバイ状態時においては、ピット線分離指示信号BLILおよびBLIRはともにHレベル(高電圧レベル)であり、ピット線分離ゲートBIGLおよびBIGRはともに導通状態にあり、共通ピット線CBLおよびZCBLが、ピット線BLL、BLRおよびZBLL、ZBLRに結合される。ピット線BLL、ZBLL、CBL、ZCBL、BLRおよびZBLRは、すべて中間電圧VBLレベルにプリチャージされる。

【0325】ロウアクセスが行なわれると、選択メモリ 30 アレイに対して設けられたセンスアンプ帯に対し、ビット線プリチャージ指示信号BLPRがLレベルに立下がり、ビット線プリチャージ回路BPQが非活性化される。また、ビット線BLLおよびZBLLまたはBLRおよびZBLRを含むメモリアレイが選択されたときには、対応のビット線イコライズ指示信号BLEQ(L,R:BLEQL,またはBLEQR)が、非活性状態となり、対応のビット線プリチャージ/イコライズ回路BEQLまたはBEQRが非活性化される。このロウアクセスが完了すると、再び、ビット線プリチャージ指示信40号BLPRおよびビット線イコライズ指示信号BLEQLおよびBLEQRが活性化され、各ビット線が中間電圧VBLにプリチャージされる。

【0326】スリープモードに入り、スリープモード指示信号SLEEP_MODEがHレベルとなると、まず、ツインセル普込モード指示信号TWC_WRITE _MODEが所定期間(偶数アドレスのメモリセルデータの再普込が完了するまで) Hレベルとなり、ツインセル普込が実行される。すなわち、1ビット/1セルで記憶される偶数アドレスのデータが、1ビット/2セル単50位(ツインセルモード)でデータが保持される。このツ

インセル書込モード時においては、ビット線プリチャージ指示信号BLPRおよびピット線イコライズ指示信号BLEQLおよびBLEQRも、ロウアクセスコマンド(およびプロック選択信号)に従って選択的に活性/非活性化される。

【0327】スリープモードにおいてツインセル書込モ ードが完了すると、ビット線プリチャージ指示信号BL PRはLレベルに固定される。したがって、このスリー プモードにおいてセルフリフレッシュモードに入ると、 ピット線プリチャージ回路BPQは、常時非活性状態に 保持される。このセルフリフレッシュモード (スリープ モード時におけるツインセル書込モード完了後の動作モ ード)において所定の周期で、リフレッシュ要求が発行 される。このリフレッシュ要求に従って、ピット線イコ ライズ指示信号BLEQ(L,R) すなわち、ビット線 イコライズ指示信号BLEQLまたはBLEQRが選択 的に非活性化される。したがって、セルフリフレッシュ モード時においては、ピット線プリチャージ/イコライ ズ回路BEQLまたはBEQRに従って、ビット線BL LおよびZBLLまたはBLRおよびZBLRのプリチ ャージおよびイコライズが実行される。

【0328】このピット線のプリチャージは、しきい値 電圧が高く、またサイズ(チャネル幅とチャネル長との 比)の小さなMOSトランジスタTQ1およびTQ2ま たはTQ3およびTQ4により実行される。したがっ て、セルフリフレッシュモード時において、ピット線プ リチャージに要する時間は、通常アクセスモードおよび ツインセル書込モード時に比べて長くなる。しかしなが ら、セルフリフレッシュモードにおいては、このリフレ ッシュ要求が発行される期間は、たとえば16μsと長 く、ピット線プリチャージ時間が長くなっても何ら問題 は生じない。また、たとえ仮に、ビット線プリチャージ が不十分であり、中間電圧VBLよりもピット線電圧が 低いときに次のリフレッシュ要求が発行されてプリチャ ージ動作が完了する場合においても、本発明において は、セルフリフレッシュモード時にはツインセルモード でデータが保持されており、ビット線対に現われる読出 電圧差は十分大きく、安定にセンス動作を行なうことが できる。

【0329】図50は、この発明の実施の形態8の利点を説明するための図である。図50に示すように、サブワード線SWLとピット線BLの間に、マイクロショートZRが存在する状態を考える。このマイクロショートZRを介して、リーク電流I1が、スタンバイ状態時、中間電圧レベルにプリチャージされたピット線BLから、非選択状態(接地電圧レベル)のサブワード線SWLに対し流れる。このようなマイクロショートZRが存在する場合でも、スタンバイ電流の仕様値を満たすような半導体配億装置は、良品として取扱われる。マイクロショートZRによるリーク電流I1は十分小さいため、

サプワード線SWLの選択時ここの選択サプワード線SWLは確実に、選択状態へ駆動され、正常にメモリセルのデータの読出が行なわれる。

86

【0330】セルフリフレッシュモード時において、ビット線プリチャージ指示信号BLPRを常時非活性状態に固定し、ビット線プリチャージ回路BPQを非活性状態に維持する。すなわち、MOSトランジスタT5およびT6を常時非導通状態に設定する。プリチャージ動作は、電流駆動力の小さなMOSトランジスタTQ1ーTQ4で実行する。これらのMOSトランジスタTQ1ーTQ4の電流駆動能力は、MOSトランジスタTQ1ーTQ4の電流駆動能力は、MOSトランジスタT5およびT6のそれよりも小さいため、これらのMOSトランジスタTQ1ーTQ4が、電流リミッタとして動作し、マイクロショートZRを介して流れるリーク電流I1を低減し、セルフリフレッシュモード時の消費電流の増大を抑制することができ、データ保持モード(スリープモード)の消費電流を抑制することができる。

【0331】図51は、この図48に示すピット線プリ チャージ指示信号およびピット線イコライズ指示信号を 発生する部分の構成の一例を示す図である。図51にお いて、ビット線プリチャージ/イコライズ制御回路は、 行選択動作活性化信号RASとブロック選択信号BS< i>を受けるAND回路100aと、行選択動作活性化 信号RASとプロック選択信号BS<i>を受けるAN D回路100bと、AND回路100aの出力信号を反 転してピット線イコライズ指示信号BLEQLを生成す るインバータ回路100cと、AND回路100bの出 力信号を反転してピット線イコライズ指示信号BLEQ Rを生成するインパータ回路100dと、AND回路1 00aおよび100bの出力信号とセルフリフレッシュ モード指示信号SRFを受けてビット線プリチャージ指 示信号BLPRを生成するNOR回路100eを含む。 インパータ回路100cおよび100dとNOR回路1 00eは、周辺電源電圧レベルの入力信号を、高電圧V PPレベルまたはセンス電源電圧VCCSより高い電圧 レベルの信号に変換するレベル変換機能を備える。

【0332】行選択動作活性化信号RASは、リフレッシュモード時または通常アクセスモード時に、行選択指示が与えられたとき(ロウアクティブコマンドまたはオ40 ートリフレッシュコマンドまたはセルフリフレッシュ要求信号の発行時)に活性化される。この行選択動作活性化信号RASの活性化に応答して、内部で所定のシーケンスで、行選択動作に関連する回路が活性化される。ブロック選択信号BS<i>およびBS<j>は、それぞれ、ピット線BLLおよびZBLLを含むメモリアレイおよびピット線BLRおよびZBLRを含むメモリアレイを特定する。

【0333】この図51に示す構成によれば、ブロック 選択信号BS<i>が選択状態へ駆動されると、ピット 50 線イコライズ指示信号BLEQLが非活性状態となり、

プロック選択信号BSCi>が指定するメモリアレイの イコライズ動作が停止する。プロック選択信号BSCi >が選択状態へ駆動されると、ビット線イコライズ指示 信号BLEQRが非活性化され、このブロック選択信号 BS<j>が指定するメモリアレイのピット線イコライ ズ動作が停止する。

【0334】通常アクセス動作モード時においては、セー ルフリフレッシュモード指示信号SRFは、Lレベルの 非活性状態であり、またスリープモード時におけるツイ ンセル書込モード時においても、セルフリフレッシュモ ード指示信号SRFは、非活性状態である(図30に示 す構成を参照)。したがって、ビット線プリチャージ指 示信号BLPRが、これらのAND回路100aおよび 100bの出力信号に従って活性/非活性化される。ブ ロック選択信号BS<i>およびBS<j>の一方が選 択状態へ駆動されると、NOR回路100eからのビッ ト線プリチャージ指示信号BLPRは非活性化される。 スリープモードにおいてツインセル書込モードが完了す ると、セルフリフレッシュモード指示信号SRFがHレ ベルとなり、ビット線プリチャージ指示信号BLPRは 20 Lレベルに固定され、図48に示すビット線プリチャー ジ回路BPQは非活性状態を維持する。

【0335】この図51に示すロウ系制御回路を各メモ リアレイまたはセンスアンプ帯に対応して設けることに より、セルフリフレッシュモード時、各ピット線対を、 電流駆動力の小さなMOSトランジスタを用いてピット 線のプリチャージを行ない、マイクロショートが存在す る場合においても、リーク電流を低減することができ、 スリープモード時の消費電流を低減することができる。

【0336】 [実施の形態9] 図52は、この発明の実 30 施の形態9に従う半導体記憶装置のロウ系制御回路の構 成を概略的に示す図である。この図52に示すロウ系制 御回路は、図11に示すロウ系制御回路と、以下の点に おいて異なっている。すなわち、リフレッシュコントロ ール回路10からのリフレッシュ活性化信号REF_R ASの立上がりを所定時間遅延する立上がり遅延回路1 02と、ツインセル書込モード指示信号TWC__WRI TE_MODEを受けるインパータ103と、インパー タ103の出力信号とスリープモード指示信号SLEE P_MODEを受けるAND回路104と、AND回路 104の出力信号に従って、リフレッシュコントロール 回路10からのリフレッシュ活性化信号REF_RAS および遅延回路102の出力信号の一方を選択して、リ フレッシュ活性化信号REF_RAS 2 を生成して行系 制御回路11~与えるセレクタ106が設けられる。

【0337】遅延回路102は、テストモード指示信号 TESTの活性化時、その立上がり遅延時間を短くす る。AND回路104は、スリープモード指示信号SL EEP_MODEがHレベルであり、かつツインセル書 込モード指示信号TWC_WRITE_MODEがLレ ベルのとき、すなわちセルフリフレッシュモード時に、 Hレベルの信号を出力する。すなわち、AND回路10 4から、セルフリフレッシュモード指示信号SRFが出 力される。セレクタ106は、このセルフリフレッシュ モード指示信号SRFがLレベルのときには、リフレッ シュコントロール回路10からのリフレッシュ活性化信 号REF_RASを選択し、一方、セルフリフレッシュ モード指示信号SRFがHレベルのときには、遅延回路 102の出力信号を選択する。

【0338】行系制御回路11は、リフレッシュ動作モ ード時には、セレクタ106からのリフレッシュ活性化 信号REF_RAS2に従って、各行系制御信号RAD E、RXT、RXACTおよびSOを生成する。他の構 成は、図11に示す構成と同じであり、対応する部分に は同一参照番号を付し、その詳細説明は省略する。

【0339】図53は、この発明の実施の形態9におけ るピット線プリチャージ用の中間電圧VBLを発生する 部分の構成を概略的に示す図である。図53において、 中間電圧発生回路21は、図30に示す構成と同様、P チャネルMOSトランジスタ22を介して電源ノードに 結合される。この電源ノードへは、センス電源電圧 (ア レイ電源電圧)VCCSが与えられる。このMOSトラ ンジスタ22の動作を制御するために、ツインセル書込 モード指示信号TWC_WRITE_MODEを受ける インパータ23と、リフレッシュコントロール回路10 からのリフレッシュ活性化信号REF_RASを受ける ・インバータ107と、インバータ23および107の出 力信号とスリープモード指示信号SLEEP_MODE を受けてセルフリフレッシュスタンバイ指示信号SRF Sを生成するAND回路108が設けられる。

【0340】このセルフリフレッシュスタンバイ指示信 号SRFSがHレベルのときに、MOSトランジスタ2 2が非導通状態となり、中間電圧発生回路21は、その 電源ノードから分離される。したがって、この状態で は、中間電圧発生回路21は中間電圧VBLを発生せ ず、図30に示す構成と同様、中間電圧(ビット線プリ チャージ電圧)VBLは、フローティング状態となる。 【0341】スリープモード指示信号SLEEP MO DEがHレベルであり、かつツインセル書込モード指示 信号TWC_WRITE_MODEおよびリフレッシュ 活性化信号REF_RASがともにLレベルのときに、 このセルフリフレッシュスタンパイ指示信号SRFSが Hレベルとなる。リフレッシュ動作が実行される場合に は、リフレッシュ活性化信号REF__RASがHレベル となり、応じて、セルフリフレッシュスタンパイ指示信 号SRFSがLレベルとなり、中間電圧発生回路21 は、オン状態のMOSトランジスタ22を介してセンス 電源電圧VCCSを供給され、中間電圧VBLを、所定 の電圧レベルに設定する。次に、この図52および53 50 に示す構成の動作について、図54に示す信号波形図を

参照して説明する。

【0342】データアクセスが行なわれる通常動作モード時においては、スリープモード指示信号SREEP_MODEはLレベルであり、応じてAND回路104からのセルフリフレッシュモード指示信号SRFはLレベルである。したがって、セレクタ106は、リフレッシュコントロール回路10からのリフレッシュ活性化信号REF_RASを選択して行系制御回路11へ与える。行系制御回路11は、データアクセスを行なう通常動作モード時において、ロウアクティブコマンドに応じて生成されるロウ活性化信号RACTに従って、各種行系制御信号を生成する。

89

【0343】一方、この通常動作モード時において、オートリフレッシュコマンドが与えられ、オートリフレッシュ指示信号AREFが活性化されると、リフレッシュコントロール回路10が、リフレッシュ活性化信号REF_RASを所定期間Hレベルに設定する。この場合も、行系制御回路11は、セレクタ106を介して与えられるリフレッシュ活性化信号REF_RASに従って、各種行系制御信号を生成する。

【0344】スリープモードに入ると、スリープモード 指示信号SLEEP_MODEがHレベルとなる。この スリープモードの初期において行なわれるツインセル書 込時においてはツインセル書込モード指示信号TWC_ WRITE_MODEがHレベルであり、応じてAND 回路104からのセルフリフレッシュ指示信号SRF は、Lレベルであり、セレクタ106は、リフレッシュ コントロール回路10からのリフレッシュ活性化信号R EF__RASを選択して行系制御回路11へ与える。し たがって、ツインセル書込モード時においては、この行 系制御回路11は、リフレッシュ活性化信号REF_R ASに従って各種行系制御信号を生成する。通常データ アクセスモード時およびオートリフレッシュ動作時およ びツインセル書込モード時においては、AND回路10 8の出力信号はLレベルであり、MOSトランジスタ2 2がオン状態であり、中間電圧発生回路21は、電源ノ ードからセンス電源電圧VCCSを受けて中間電圧VB Lを生成する。

【0345】一方、スリープモードにおいてツインセル 曹込モードが完了すると、セルフリフレッシュモードに 入る。このセルフリフレッシュモード時においては、A ND回路104からのセルフリフレッシュモード指示信 号SRFがHレベルとなり、セレクタ106が、遅延回 路102の出力信号を選択して行系制御回路11へ与え る。このセルフリフレッシュモードのスタンバイ状態時 においては、図53に示すAND回路108からのセル フリフレッシュスタンバイ指示信号SRFSがHレベル となり、MOSトランジスタ22がオフ状態となり、中 間電圧発生回路21は電源ノードから切離される。した がって、この状態においては、中間電圧発生回路21 は、中間電圧を発生する動作を停止するため、中間電圧 VBLは、フローティング状態となり、図54に示すよ うにピット線電位が徐々に低下する。

【0346】セルフリフレッシュタイマ9が、このツイ ンセル書込モード完了後、所定の周期でリフレッシュ要 求信号FAY発行する。このリフレッシュ要求信号FA Yが発行されると、リフレッシュコントロール回路10 が、リフレッシュ活性化信号REF_RASを発生す る。このリフレッシュ活性化信号REF_RASがHレ 10 ベルとなると、AND回路108からのセルフリフレッ シュスタンバイ指示信号SRFSがLレベルとなり、中 間電圧発生回路21が電源ノードに結合され、中間電圧 VBLの電圧レベルが上昇する。次いで、セレクタ10 6からのリフレッシュ活性化信号REF_RAS2がH レベルとなり、行系制御回路11が各種ロウ系制御信号 を順次所定のシーケンスで活性化する。図54において は、まずリフレッシュ活性化信号REF_RAS2の活 性化に応答して、ビット線イコライズ指示信号BLEQ がLレベルに立下がり、続いて、選択サブワード線対S 20 WLPの電圧レベルが高電圧VPPレベルに上昇する。 この後、センスアンプ活性化信号ZSOPがLレベルに 立下がり、またセンスアンプ活性化信号SONがHレベ ルに立上がり、選択メモリセルのセンス動作が行なわ れ、次の電圧レベルが、センス電源電圧VCCSレベル および接地電圧レベルに駆動される。所定期間が経過す ると、リフレッシュコントロール回路10が、リフレッ シュ活性化信号REF_RASを非活性化する。リフレ ッシュサイクルが完了すると、選択サプワード線対SW LPがLレベルの非活性状態となり、またセンスアンプ 30 活性化信号SONおよびZSPがそれぞれLレベルおよ びHレベルの非活性状態へ駆動される。この後、ビット 線イコライズ指示信号BLEQが再びHレベルの活性状 態へ駆動される。

【0347】したがって、このセルフリフレッシュ動作時においては、リフレッシュ活性化信号REF_RAS2を用いて、リフレッシュ動作を行なうことにより、中間電圧発生回路21が、中間電圧VBLを発生し、ピット線プリチャージ/イコライズ回路BLEQにより、ピット線の電圧が中間電圧レベル(=VCCS/2)の電40 圧レベルに設定された後に、行選択動作を行なうことができ、正確に、センス動作を行なうことができる。

【0348】図50に示すように、サブワード線SWLとピット線BL(またはZBL)においてマイクロショートZRが存在する場合、プリチャージ状態のピット線から非選択状態のサブワード線SWLへ、リーク電流が流れる。このリーク電流は、中間電圧発生回路21から供給される。したがって、このセルフリフレッシュスタンバイサイクル時において、中間電圧発生回路21への電源電圧供給を停止することにより、リーク電流を抑制50でき、セルフリフレッシュモード時の消費電流を低減す

ることができる。特に、このようなマイクロショートが 多数発生した場合、セルフリフレッシュモード時の直流 消費電流が増大するものの、中間電圧発生回路21も電 源供給を停止することにより、このスリープモードのセ ルフリフレッシュモード時における消費電流の増大を抑 制することができる。

【0349】なお、このリフレッシュ活性化信号REF _RAS2を利用しても、リフレッシュコントロール回路 10は、センスアンプ活性化信号SOが活性化された後 所定期間経過すると、リフレッシュ活性化信号REF_ RASを非活性状態へ駆動している。行系制御回路11 は、リフレッシュ活性化信号REF_RAS2の活性化 に従って所定のタイミングでセンスアンプ活性化信号を 活性化させており、立上がり遅延リフレッシュ活性化信号 REF_RAS2を用いても、リフレッシュ活性化信号 REF_RAS3に、リフレッシュ活性化信号 REF_RASの活性化期間が、ツインセル費込モード 時および通常動作モード時よりも少し長くなるだけである。

【0350】図55は、図52に示す遅延回路102の構成の一例を示す図である。図55において、立上がり遅延回路102は、リフレッシュ活性化信号REF_RASを、それぞれ所定時間遅延する遅延回路102aおよび102bと、テストモード指示信号TESTの活性化時導通し遅延回路102bを短絡するトランスファーゲート102cと、トランスファーゲート102cまたは遅延回路102bの出力信号とリフレッシュ活性化信号REF_RASを受けるAND回路102dを含む。このAND回路102dから、遅延リフレッシュ活性化信号REF_RASDが生成され、図52に示すセレクタ106へ与えられる。次に、この図55に示す遅延回路の動作について図56に示す信号波形図を参照して簡単に説明する。

【0351】テストモード指示信号TESTがHレベルのときには、トランスファーゲート102cがオン状態であり、遅延回路102dがバイパスされる。リフレッシュ活性化信号RES_RASが活性化されると、遅延回路102dの両入力の信号がともにHレベルとなり、このAND回路102dからの遅延活性化信号REF_RASDがHレベルとなる。セルフリフレッシュモード時においては、この遅延リフレッシュ活性化信号REF_RASDが選択されてリフレッシュ活性化信号REF_RAS2が生成される。したがって、リフレッシュ活性化信号REF_RAS2が生成される。したがって、リフレッシュ活性化信号REF_RAS2が上でで活性化に従って活性化される。

【0352】この場合、図53に示す中間電圧発生回路 21が中間電圧を発生してから、行選択動作が行なわれ

るまでの時間は、時間TTaであり、ピット線BLおよ びZBLのプリチャージ時間は、時間TTaである。こ の状態で、リフレッシュ動作を実行する。ビット線のプ リチャージ時間が短い状態でリフレッシュを行ない、正 確にメモリセルデータがリフレッシュされているかどう かを判定する。すなわち、ピット線プリチャージが不十 分であり、ピット線プリチャージ電圧レベルが中間電圧 レベルよりも低い場合、ツインセルモード時であって も、読出マージンが低下し、正確にセンス動作を行なう 10 ことができなくなる可能性がある。このウェハレベルで のテスト時に、テストモード指示信号TESTにより、 プリチャージ時間を短くして、リフレッシュが正確に行 なわれているか否かを判定する。このテスト時において リフレッシュが正確に行なわれていれば、テスト完了後 テストモード指示信号TESTをLレベルに設定した場 合、この遅延回路102における立上がり遅延時間は遅 延回路102aおよび102bの有する遅延時間はTT bとなり、そのビット線プリチャージ時間はテスト動作 時よりも長くすることができ、この半導体記憶装置の確 20 実にリフレッシュ特性を保証することができる。

【0353】遅延回路102における遅延時間を短くしてリフレッシュテストすることにより、たとえばサプワード線とピット線間のマイクロショートによるピット線プリチャージ電圧の不良をスクリーニングすることができる。

【0354】なお、遅延回路102の遅延時間は、複数 段階にテストモード時設定可能とされてもよい。テスト 結果に応じて遅延時間がたとえばヒューズプログラミン グにより設定されてもよい。すなわち、遅延回路102 の遅延時間はトリミング可能であってもよい。セルフリ フレッシュモード完了時には、中間電圧発生回路21を 活性化した後、通常動作モードに復帰し、データの再配 置を実行する。

【0355】以上のように、この発明の実施の形態9に 従えば、セルフリフレッシュスタンバイ状態時において は、ピット線プリチャージ電圧を発生する回路の電源供 給を停止しており、セルフリフレッシュモード時の消費 電流を低減することができる。特に、マイクロショート などのリーク電流を抑制でき、消費電流を低減すること 40 ができる。また、セルフリフレッシュモード時において は、ピット線のプリチャージを行なった後に、行選択動 作を行なうように構成しており、中間電圧発生回路が中 間電圧を発生し、ビット線プリチャージが行なわれた後 に行選択を行なっており、ピット線電圧の低下を抑制で き、正確なセンス動作を行なうことができる。また、テ スト信号により、このピット線プリチャージ時間を短く してセルフリフレッシュテストを行なうことにより、マ イクロショートに起因するビット線電位低下の不良をス クリーニングすることができ、信頼性の高い半導体記憶 装置を実現することができる。

【0356】 [実施の形態10] 図57は、この発明の 実施の形態10に従う半導体記憶装置の要部の構成を示 す図である。この図57においては、1つのセンスアン プSAに関連する部分の構成を示す。

【0357】図57において、センスアンプSAが、共通ビット線CBLおよびZCBLに結合される。このセンスアンプSAは、交差結合されるPチャネルMOSトランジスタP1およびP2と、交差結合されるNチャネルMOSトランジスタN1およびN2を含む。センスアンプSAに対し、センスアンプ活性化信号ZSOPに応答してセンス共通電源線S2Pにアレイ電源電圧VCCSを伝達するセンスアンプ駆動トランジスタ(PチャネルMOSトランジスタ)P3と、センスアンプ活性化信号SONの活性化に応答してセンス共通接地線S2Nに接地電圧を伝達するセンスアンプ駆動トランジスタ(NチャネルMOSトランジスタ)N3が設けられる。

【0358】共通ビット線CBLおよびZCBLは、ビット線分離ゲートBIGLを介してビット線BLLおよびZBLLに結合され、またビット線分離ゲートBIGRを介してビット線BLRおよびZBLRに結合される。ビット線BLLおよびZBLLとビット線BLRおよびZBLRとは、異なるメモリブロックに配置される。ビット線分離ゲートBIGLは、ビット線分離指示信号BLILに応答して導通/非導通状態となり、ビット線分離ゲートBIGRは、ビット線分離指示信号BLIRに応答して導通/非導通状態となる。

【0359】ピット線BLLおよびZBLLに対しピット線プリチャージ/イコライズ回路BEQLが設けられ、ピット線BLRおよびZBLRに対し、ピット線プリチャージ/イコライズ回路BEQLは、ピット線プリチャージ/イコライズ回路BEQLは、ピット線イコライズ指示信号BLEQLに応答して活性化されて中間電圧VBLをピット線BLLおよびZBLLに供給しかつこれらのピット線BLLおよびZBLLの電圧レベルを中間電圧VBLレベルにイコライズする。ピット線プリチャージ/イコライズ回路BEQRは、ピット線イコライズ指示信号BLEQRに応答してビット線BLRおよびZBLRを中間電圧VBLレベルにプリチャージしかつイコライズする。

【0360】共通ピット線CBLおよびZCBLに対し、列選択ゲートCSGおよび再配置列選択ゲートRACSGが結合される。列選択ゲートCSGは、列選択信号CSLに応答して導通し、共通ピット線CBLおよびZCBLをグローバルデータ線GIOおよびZGIOに接続する。再配置列選択ゲートRACSGは、再配置列選択信号RACSLに応答して導通し、共通ピット線CBLおよびZCBLを再配置データ線GRAおよびZGRAに結合する。これらのグローバルデータ線対GIOPおよび再配置データ線対GRAPを、このメモリアレイに含まれるメモリブロックに共通に配置する。

【0361】2つの列選択ゲートCSGおよびRACSGを利用することにより、スリープモード移行時において、1つの行(ワード線)に接続するメモリセルデータを、データ保持領域へ転送する。内部でスリープモード移行時、ツインセル書込モード前に、データ保持が必要

なデータを、すべてデータ保持領域に格納することにより、外部へデータを読出す必要がなく、高速で、このツインセルモードのためのデータ再配置を実行する。 【0362】図58は、この発明の実施の形態10に従

【0362】図58は、この発明の実施の形態10に従
10 う半導体記憶装置の全体の構成を概略的に示す図である。図58において、メモリアレイは、複数のメモリブロックMB0-MBmに分割される。メモリブロックMB0-MBmの間および外側に、センスアンプ帯SAB0-SABnが配置される。これらのセンスアンプ帯SAB0-SABnにおいて、図57に示すセンスアンプSAが対応のメモリブロックの各ビット線対に対応して配置される。

【0363】メモリブロックMB0-MBmに共通に、 グローバルデータ線対GIOPおよび再配置データ線対 20 GRAPが配置される。これらのグローバルデータ線対 GIOPおよび再配置データ線対GRAPが、転送回路 XFRに結合される。

【0364】メモリブロックMB0-MBmに対応してローカル制御回路LCTL0-LCTLmが配置される。これらのローカル制御回路LCTL0-LCTLmは、メイン制御回路MCTLからのロウ/コラム系制御信号に従って対応のメモリブロックの行/列選択動作を制御する。また、これらのメモリブロックMB0-MBmに対応してロウデコーダが配置され、またセンスアンプ帯SAB0-SABnに対応してコラムデコーダが配置されるが、これらは図面を簡略化するために示していない。

【0365】図58に示すように、メモリブロックMB 0-MBmのうちの2つのメモリブロックにおいてそれぞれワード線を選択状態に駆動し、対応のセンスアンプ 帯によりメモリセルデータをラッチする。次いで、一方のワード線(センスアンプ)のメモリセルのデータを、グローバルデータ線対GIOPに読出した後、転送回路 XFRを介して再配置データ線対GRAPを介して他方のメモリブロックの選択ワード線のメモリセルに 伝達する。したがって、データ再配置時においては、ローカル制御回路LCTL0ーLCTLmおよびメイン制御回路MCTLの制御の下に、内部でデータの転送を行なってデータの再配置を実行する。

【0366】なお、メモリブロックMB0-MBmの各々は、複数のサブアレイに分割され、これらのメモリブロックMB0-MBmにおいては、メインワード線およびサブワード線が配置される。データ保持領域のメモリグロックにおいては、偶数行アドレスのワード線(サブ

(49)

ワード線)が選択される。

【0367】図59は、1つのセンスアンプ帯に対応して設けられるコラムデコーダの構成を概略的に示す図である。図59において、ブロック選択信号BS<i>>およびBS<i>>を受けるOR回路200cが、コラムデコード動作制御のために設けられる。

【0368】コラムデコーダは、コラムプリデコード信 号CPYとOR回路200cからのプロック選択信号B Sとデータ再配置書込指示信号 o R G E < i , j > を受 け、列選択信号CSLを生成するコラムデコーダ200 aと、コラムプリデコード信号CPYとブロック選択信 号BSとデータ再配置書込指示信号はRGE<i, j> を受けて再配置列選択信号RACSLを生成するコラム デコーダ200bを含む。コラムデコーダ200aは、 ブロック選択信号BSが選択状態にあり、データ再配置 番込指示信号φRGE<i, j>が非活性状態のときに 活性化されてコラムプリデコード信号CPYをデコード して列選択信号CSLを生成する。コラムデコーダ20 0 bは、ブロック選択信号BSおよびデータ再配置書込 指示信号 ø R G E < i , j > がともに活性状態のとき に、コラムプリデコード信号CPYをデコードして再配 置列選択信号RACSLを生成する。ここで、データ再 配置書込指示信号はREG<i、i>は、メモリブロッ クMBiまたはMBiがデータ保持領域として用いられ るとき活性化される。

【0369】このデータ再配置書込指示信号のRGE(=のRGE < i、j >)は、データ再配置動作モード時、データ保持領域のメモリブロックに対して好ましくはメモリブロック単位で活性化される(データ保持領域内のメモリブロック間でデータの転送が行なわれることがあるため)。通常動作時においては、コラムデコーダ200aが活性化され、列選択信号CSLを生成する。このときには、コラムデコーダ200bは、非活性状態であり、デコード動作を行なわず、再配置列選択信号RACSLは非活性状態を維持する。

【0370】一方、データ再配置動作モード時においては、データ保持領域のデータを受けるメモリプロックに対しては、コラムデコーダ200aは非活性状態を維持し、一方、コラムデコーダ200bが活性化される。このときプロック選択信号BS(ロウアクティブコマンドが与えられたときのプロックアドレスにより活性化される)に従って活性化される。

【0371】1つのグローバルデータ線対GIOPおよび1つの再配置データ線対GRAPには、一例として、16列のビット線対が対応して配置される。したがって、これらのコラムデコーダ200aおよび200bは、1/16のデコード動作を行なう。すなわち16回のデータ転送により1行のメモリセルデータの転送が完了する。

【0372】図60は、図58に示す転送回路XFRの

構成を概略的に示す図である。図60において、グローベルデータ線対GIOPに対しては、ライトドライバ204およびプリアンプ206が配置される。ライトドライバ204は、データ書込時、ライトドライバイネーブル信号WDEに応答して活性化され、データ入出力/制御回路202から与えられた内部書込データに従って相補データを生成してグローバルデータ線GIOおよびZGIOに伝達する。

【0373】プリアンプ206は、プリアンプ活性化信 10 号PAEの活性化に応答して活性化され、グローバルデータ線GIOおよびZGIO上の相補データから相補データPAOおよびZPAOを生成する。このプリアンプ206からの内部読出データPAOが、データ入出力/制御回路202へ与えられる。

【0374】プリアンプ206の出力データPAOおよびZPAOを再配置モード指示信号 のRGMに応答して活性化される転送バッファ208により、再配置データ線対GRAPに転送される。この転送バッファ208は、再配置データ線GRAおよびZGRAにそれぞれ対20 応して設けられるトライステートバッファ回路208aおよび208bを含む。したがって、このデータ再配置動作時においては、転送バッファ208が活性化され、プリアンプ206からの相補データが再配置データ線対GRAPに伝達される。

【0375】データ入出力/制御回路202は、データ入出力回路および入出力制御回路を含む。このデータ入出力/制御回路202は、スリープモード移行時のデータ再配置動作時においては、再配置モード指示信号 中R GMに従ってデータの入出力動作が禁止される。したがつて、プリアンプ206は、単に内部でグローバルデータ線対GIOPから再配置データ線対GRAPにデータを転送するためにのみ利用される。

【0376】図61は、この発明の実施の形態10におけるスリープモード移行時のデータ再配置を行なう際のメモリコントローラの動作を示すフロー図である。以下、図61を参照して、このスリープモード移行時のメモリコントローラの動作について簡単に説明する。

【0377】メモリコントローラは、処理の中断が所定時間以上あり、スリープモードに入るべきかどうかを判40・断する(ステップS10)。スリープモードに入るべきであると判断した場合、メモリコントローラは、まず、再配置モード指示信号のRGMを活性化し、図60に示す転送バッファ208を活性化する。

【0378】次いで、メモリコントローラは、保持の必要なデータを内部で読出すために、ロウアクティブコマンドを与え、保持が必要なデータの行を選択する。

【0379】次いで、メモリコントローラは、データ保持領域内の偶数ロウアドレスの行を選択状態へ駆動する。すなわち、2つのメモリブロックにおいて、並行し 700 でワード線が選択状態に保持される。

【0380】この状態で、メモリコントローラは、デー 夕読出を指示するリードコマンドを与え、同時に列アド レスを与える。半導体記憶装置内部においては、このリ ードコマンドに従って、同じ列アドレスに従って、2つ のメモリブロックにおいて列選択が行なわれる。一方の メモリブロックにおいては、図59に示すコラムデコー ダ200aが活性化され、データ保持領域のメモリブロ ックにおいてはコラムデコーダ200bが活性化され る。ここで、データ再配置書込指示信号のRGEは、再 配置モード指示信号。RGMの活性化時においてリード コマンドが与えられると内部で、データ保持領域に対し てたとえばメモリブロック単位で活性化される(この構 成については後に説明する)。リードコマンドに従って プリアンプ活性化信号PAEが活性化され、グローバル データ線対GIOPに読出されたメモリセルデータが、 図60に示すプリアンプ206および転送バッファ20 8を介して再配置データ線対GRAPに伝達される。

【0381】再配置データ線対GRAPは、データ保持領域のメモリブロックの選択列に結合されておりこの選択列に対しデータ転送が行なわれる。この動作を、ページモードに従って1行のメモリセルデータがすべて転送されるまで繰返し実行する。1つのグローバルデータ線対GIOPに対して、たとえば16列のビット線対が配置されているため、したがって16回、このデータ転送動作を実行することにより、1行のメモリセルデータの転送が完了する。この動作を、保持が必要なデータに対し実行する(ステップS12)。

【0382】この動作を繰返した後、メモリコントローラは、データ転送回数など保持が必要なデータの格納領域のアドレスをモニタして、必要なビット(データ)がすべて転送されたか否かをモニタする(ステップS14)。すべての保持が必要なデータが転送されると、メモリコントローラは、スリープモードに入り、ツインセル書込モードを実行し、1ビット/1セルモードで格納された保持領域のデータを、1ビット/2セルモード(ツィンセルモード)でデータを格納する再書込を実行する。

【0383】図62は、この半導体記憶装置内におけるデータ転送を模式的に示す図である。図62において、メモリアレイMMの領域AおよびBに格納されたデータが、保持が必要なデータである。これらの領域AおよびBに格納されたデータを、上述の転送動作に従ってびータ保持領域DHGの偶数ロウアドレス上に転送する。このデータ保持領域DHGにおいては、データ再配置とが活性状態にある。したがってったがっては、同一メモリブロック内またはセンスアンプ帯を共有するメモリブロック間のデータ転送は、行なうことはできない。これは、コラムデコーダが、メモリブロック単位でデータ再配置をムデコーダが、メモリブロック選択信号BSに従って

活性/非活性が制御されるためである。

【0384】図63は、このデータ再配置動作を模式的 に示す図である。今、図63に示すように、メモリプロ ックMBbに、保持が必要なデータが格納されており、 メモリブロックMBaがデータ保持領域である状態を考 える。メモリブロックMBbにおいて、ワード線WLb を選択状態へ駆動する。続いて、メモリプロックMBa においてワード線WLaを選択状態へ駆動する。リード コマンドを与えることにより、このワード線WLbのメ 10 モリセルデータが、グローバルデータ線対GIOP上に 読出され、転送回路XFRを介して再配置データ線対G RAPに転送される。この再配置データ線対GRAP上 のデータが、メモリプロックMBa上のワード線WLa に接続されるメモリセルに転送される。メモリブロック MBaおよびMBbにおいてワード線WLaおよびWL bを選択状態に保持し、センスアンプにメモリセルデー タを保持することにより、1つのリードコマンド印加に より、ワード線WLbからワード線WLaに、所定数の ピットのデータを転送することができる。

【0385】図64は、データ再配置書込指示信号φR GEを発生する部分の構成の一例を示す図である。図6 4において、データ再配置書込指示信号発生部は、再配 置モード指示信号

RGMの活性化に応答して活性化さ れ、プリチャージコマンドPRGをカウントするカウン タ210と、カウンタ210からのカウントアップ指示 信号もUPに従ってシフト動作を行ない、データ保持領 域DHG内のメモリブロックに対するデータ再配置書込 指示信号。RGEOー。RGEkのいずれかを活性状態 へ駆動するシフトレジスタ211を含む。なお、データ 保持領域DHGが別のメモリ空間上にプログラム(マッ ピング) されると、シフトレジスタ211は、新しいデ ータ保持領域DHG上のメモリブロックに対するデータ 再配置書込指示信号のRGEiーのRGEjを駆動する ように切り換えられる。この構成は、単に全メモリブロ ックに対するデータ再配置書込指示信号をシフトレジス タ211から発生するように構成し、シフトレジスタ2 11のシフト領域を保持領域に応じて調整して、データ 保持領域に対応するメモリブロックに対するデータ再配 置書込指示信号を順次活性化することにより実現され

【0386】シフトレジスト211は、再配置モード指示信号のRGMの活性化に応答して初期状態にリセットされ、たとえばデータ再配置書込指示信号のRGE0を活性状態へ駆動する。このシフトレジスタ211は、再配置モード指示信号のRGMが活性状態の間活性化されてシフト動作を実行する。再配置モード指示信号のRGMが非活性状態となると、シフトレジスタ211は非活性化され、データ再配置書込指示信号のRGE0ーのRGEkをすべて非活性状態のLレベルに駆動する。残りのメモリプロックに対するデータ再配置書込指示信号

40 3.

は、再配置モード指示信号はRGMの状態に係らず、全 て非活性状態に設定される。

【0387】図65は、データ再配置書込指示信号とメ モリブロックとの対応関係を示す図である。図65に示 すように、データ保持領域DHGが、メモリブロックM B#O-MB#kを含む。これらのメモリプロックMB #0-MB#kに対応して、データ再配置書込指示信号 メモリプロックに対するデータ再配置甞込指示信号

のR GEは全て非活性状態に保持される。

【0388】センスアンプ帯が、隣接するメモリプロッ クにおいて共有されるため、このセンスアンプ帯を共有 するメモリプロックに対するデータ再配置書込指示信号 が、データ再配置書込指示信号。RGEとして再配置コ ラムデコーダ2006~与えられる。この場合、外部の メモリコントローラは、シフトレジスタ211が行なう シフト動作の方向に従って、行選択時においては、メモ リブロックMB#0-MB#kを特定するブロック選択 信号を与える。データ保持領域が、メモリコントローラ により予め固定的に設定されている必要がある。たとえ 20 ば、シフトレジスタ211が、データ再配置書込指示信 号oRGEO-oRGEkを順次活性状態へ駆動する場 合、外部のメモリコントローラは、再配置先のロウブロ ックアドレスとして、メモリプロックMB#0-MB# kを順次特定するプロックアドレスを生成する。

【0389】図64に示すカウンタ210は、プリチャ ージコマンドPRGが、1つのメモリプロック内のワー ド線の数の1/2倍の値に到達するとカウントアップ指 いてはメモリプロックの偶数ロウアドレスにデータが書 30 込まれ、奇数ロウアドレスには、データは曹込まれず、 一方、保持すべきデータを格納する領域は、偶数および 奇数ロウアドレス両者を含むためである。

【0390】なお、図64に示す構成においては、カウ ンタ210へ、ロウアクティブコマンドRACTを与え てもよい。この場合、カウンタ210のカウント値が、 1つのメモリブロックに含まれるワード線の数に等しく なるときにカウンタ210がカウントアップ信号。UP を活性化する。1つのデータ転送サイクルにおいて(行 単位のデータ転送において)、2回ロウアクティブコマ ンドRACTが活性化されるためである。

【0391】 [データ再配置書込指示信号発生部の変更 例] 図66は、データ再配置書込指示信号発生部の変更 例を概略的に示す図である。図66において、再配置モ ード指示信号。RGMとデータ書込を指示するライトコ マンドWRITEを受けて、メイン再配置書込指示信号 MRGEを生成するAND回路212が、メイン制御回 路MCTL内に設けられる。ローカル制御回路LCTL 内においては、メイン制御回路MCTL内の列制御回路 からのコラムプリデコード信号CPYをデコードするデ 100

コーダ213と、デコーダ213の出力信号とメイン再 配置書込指示信号MRGEを受けるAND回路214 と、このAND回路214の出力信号と、センスアンプ 帯を共有するメモリブロックに対するローカル制御回路 からのローカルデータ再配置書込指示信号もRGEjと を受けるOR回路215が設けられる。OR回路215 から、図59に示すコラムデコーダ200bに対するデ ータ再配置書込指示信号。RGE (oRGE < i, j >)が出力される。

【0392】この図66に示す構成においては、行を選 10 択状態へ駆動した後、データ再配置のための転送動作を 行なう前に、ライトコマンドWRITEを与える。再配 置モード指示信号。RGMが活性状態のときには、メイ ン再配置書込指示信号MRGEが活性化され、ローカル 制御回路LCTLへ与えられる。ローカル制御回路LC TL(LCTL0-LCTLm)において、デコーダ2 13が、このライトコマンドWRITEと同時に与えら れたコラムアドレスから生成されたコラムプリデコード 信号CPYをデコードする。このときに与えられるコラ ムプリデコード信号CPYは、列を指定するのではな く、データを保持するメモリプロック、すなわちデータ 保持領域内のメモリブロックを特定する信号を含む。し たがって、データ転送動作時において、外部のメモリコ ントローラの制御の下に、データ保持領域を任意の領域 に設定することができる。

【0393】なお、図65および図66に示す構成の場 合、データ再配置書込指示信号 oRGEが、ブロック選 択信号としての機能を備えている。したがって、ブロッ ク選択信号BSを、図59に示す再配置コラムデコーダ 2006へ特に与える必要はない。

【0394】また、データ保持領域が固定されている場 合には、その固定されたデータ保持領域に対し、メイン 再配置書込指示信号を再配置書込指示信号。RGEとし て与えてもよい。プロック選択信号BSにより、データ 保持領域内におけるメモリブロックが特定される。この ブロック選択信号BSは、ロウアクティブコマンド印加 時に印加されるプロックアドレスから生成される信号で あり、ロウアクティブ期間中内部でラッチされている。

【0395】図67は、1つのデータ転送サイクル時の 動作を示すタイミング図である。図67において、ま ず、再配置モード指示信号
øRGMがHレベルに設定さ れる。この状態において、行選択を指示するロウアクテ ィプコマンドRACTが与えられる。最初のロウアクテ ィブコマンドRACTと同時に、ブロックアドレスBS #0が与えられる。このプロックアドレスBS#0が指 定するメモリプロックに対するメモリアレイ活性化信号 RAS#Oが活性化され、ワード線が選択状態へ駆動さ れる。

【0396】続いて、再びロウアクティブコマンドRA 50 CTを与え、同時に、プロックアドレスBS#1を与え る。このブロックアドレスBS#1は、データ保持領域内のメモリブロックを特定する。このブロックアドレスBS#1に従って、ブロックアドレスBS#1に対応するメモリブロックに対するアレイ活性化信号RAS#1が活性化され、ワード線が選択状態へ駆動される。したがって、これらのブロックアドレスBS#0およびBS#1が指定するメモリブロック内においてワード線が選択状態に保持される。

【0397】続いて、データ読出を指示するリードコマ ンドREADが与えられる。データ再配置書込指示信号 øRGEは、既に選択状態に設定されている。このリー ドコマンドと同時に与えられるコラムアドレス(図示せ ず)に従って列選択動作が行なわれる。プロックアドレ スBS#Oが指定するメモリブロックにおいてはコラム デコーダ200aが活性化され、一方、プロックアドレ スBS#1が指定するメモリプロックにおいては、コラ ムデコーダ200bが活性化されてデコード動作を行な う。したがって、リードコマンドRAEDに従って、ブ ロックアドレスBS#0が特定するメモリブロックの選 択列のデータがグローバルデータ線対GIOPおよびプ リアンプを介して再配置データ線対GRAPに伝達され る。この再配置データ線対GRAPに転送されたデータ は、ブロックアドレスBS#1が特定するメモリブロッ クの選択列に伝送される。

【0398】このリードコマンドREADを、1行のデータを読出すのに必要な回数繰返し印加する。1行のデータがすべて読出されて内部で転送された後、プリチャージコマンドPRGを与え、アレイ活性化信号RAS#0およびRAS#1を非活性状態へ駆動する。これにより、ブロックアドレスBS#0およびBS#1が特定するメモリブロックがプリチャージ状態に復帰する。

【0399】上述のページモード動作を、ブロックアドレスBS#0が指定するメモリブロック内のすべての行に対して実行する。したがって1つのメモリブロックのすべての行を、データ保持領域に転送する場合、2つのメモリブロックにわたる偶数ロウアドレスに対し、データ転送が行なわれることになる。このデータ転送時の行アドレスの制御は、メモリコントローラにより実行される。これにより、異なるメモリブロックの行の同一列の間でメモリセルのデータの転送を行なうことができる。

【0400】[行系制御回路の構成]図68は、メイン制御回路MCTLの行系制御回路の構成を概略的に示す図である。この図68に示す構成は、図11に示す回路の構成に対応する。この図68に示す構成においては、先の図11に示す構成に加えて、さらに、再配置モード指示信号もRGMとロウアクティブコマンドRACTを受けるゲート回路220は、再配置モード指示信号もRGMがHレベルの活性状態のときには、外部からのロウアクティブコマンドRACTを無効化し、行系

制御回路11に対し、ロウアクティブコマンドは印加しない。一方、このゲート回路220は、再配置モード指示信号ゥRGMがLレベルのときには、外部からのロウアクティブコマンドRACTを行系制御回路11へ与え

102

【0401】また、再配置モード指示信号

のRGMとロ ウアクティブコマンドRACTを受けるAND回路22 2と、AND回路222の出力信号とセルフリフレッシ ュタイマ9からのリフレッシュ要求信号FAYを受ける OR回路224が設けられる。このOR回路224から 10 の出力信号がリフレッシュ要求FAYFとしてリフレッ シュコントロール回路10へ与えられる。すなわち、再 配置モード指示信号。RGMの活性化時においては、外 部からのロウアクティブコマンドRACTが与えられる と、リフレッシュ要求FAYFが活性化され、リフレッ シュコントロール回路10が、リフレッシュ活性化信号 REF__RASを活性化する。データ再配置動作が完了 すると、再配置モード指示信号。RGMがLレベルとな るため、ロウアクティブコマンドRACTは、AND回 路222により無効化され、セルフリフレッシュ要求信 号FAYに従ってリフレッシュ要求FAYFが発生され

【0402】すなわち、データ再配置動作モード時においては、ロウアクティブコマンドRACTを与えると、所定期間活性化されるリフレッシュ活性化信号REF_RASに従って行系制御回路11が、行系の制御信号RADE等を順次活性化する。

【0403】このデータ再配置時においては、外部からのアドレス信号に従ってメモリセルの行を指定するた

30 め、再配置モード指示信号 **R G M とリフレッシュ活性化信号R E F __R A S を受けるゲート回路 2 2 6 がリフレッシュカウンタ 2 に対して設けられる。このゲート回路 2 2 6 は、再配置モード指示信号 **R G M が H レベルのときには、リフレッシュカウンタ 2 のカウント動作を停止させる。再配置モード指示信号 **R R A S に従ってリフレッシュカウンタ 2 がカウント動作を実行する。このリフレッシュカウンタ 2 のカウント動作を実行する。このリフレッシュカウンタ 2 のカウント動作に応答してカウント動作が行なわれてもよく、また立下がりに応答してカウント動作が行なわれてもよい。

【0404】このゲート回路226の出力信号は、またセレクタ3へ与えられる。再配置モード指示信号 中RG MがHレベルのときには、セレクタ3は、入力パッファノラッチ回路1からのアドレス信号を選択する。再配置モード指示信号 中RGMがLレベルのときには、セレクタ3は、リフレッシュカウンタ2からのリフレッシュアドレスを選択する。

【0405】この図68に示す構成においては、サブデ 50 コード信号発生回路7およびメインデコード信号発生回

路8は、ローカル制御回路LCTL内に設けられる。すなわちプリデコード回路5からのプリデコード信号X < 19:0>は、このメイン制御回路で生成された後、各メモリブロックに対応して設けられるローカル制御回路LCTLへ共通に与えられる。ここで、メモリブロックの数が8であり、1メモリブロックにおいては、512本のワード線(サブワード線)が配置されている構成が一例として示される。先の実施の形態1におけるメモリアレイが、本実施の形態10におけるメモリブロックに対応する。

【0406】ローカル制御回路は、プロック選択信号B S<7:0>に従って選択的に活性化される。これらの サブデコード信号発生回路7およびメインデコード信号 発生回路8へは、ロウアドレスデコードイネーブル信号 RADEが与えられ、プロック選択信号BS<7:0> に従って選択的に活性化されてデコード動作を行なっ て、サブデコード信号およびメインデコード信号を出力 する。したがって、入力パッファ/ラッチ回路1におい ては、ロウアクティブコマンドRACTが与えられるご とに、そのロウアクティブコマンドと並行して与えられ るロウアドレスピットRA<11:0>に対応する内部 ロウアドレスピットがセレクタ3を介してブロックデコ ード回路4およびプリデコード回路5へ与えられる。ブ ロックデコード回路4およびプリデコード回路5は、ロ ウアクティブコマンドに従ってプロック選択信号および プリデコード信号を生成して、各ローカル制御回路LC TLへ伝達する。

【0407】図69は、ローカル制御回路の構成を概略 的に示す図である。図69において、ローカル制御回路 LCTLiは、プロック選択信号BS<i>の活性化に 応答してセットされてラッチプロック選択信号LBS< i>を生成するセット/リセットフリップフロップ23 2 a と、ラッチブロック選択信号LBS<i>とメイン センスアンプ活性化信号SOを受けるAND回路230 aと、ラッチプロック選択信号LBS<i>と(メイ ン) ワード線駆動タイミング信号RXTとを受けるAN D回路230bと、ラッチプロック選択信号LBS<i >とサブワード線駆動タイミング信号(ワード線活性化 信号) RXACTとを受けるAND回路230cと、ラ ッチプロック選択信号LBS<i>とメインロウアドレ スデコードイネーブル信号RADEを受けるAND回路 230dと、AND回路230aの出力信号の立上がり に応答してセットされてローカルセンスアンプ活性化信 号SO<i>を生成するセット/リセットフリップフロ ップ232bと、AND回路230bの出力信号の立上 がりに応答してセットされ、ローカルワード線駆動タイ ミング信号RXT<i>を生成するセット/リセットフ リップフロップ232cと、AND回路230cの出力 信号の立上がりに応答して活性化され、ローカルサプワ ード線駆動タイミング信号RXACT<i>を生成する

セット/リセットフリップフロップ232dとを含む。 【0408】ラッチブロック選択信号LBS<i>に従ってまた、ピット線分離指示信号BLI<i>およびピット線イコライズ指示信号BLEQ<i>も生成される。ラッチプロック選択信号LBS<i>に従ってローカルのロウ系制御信号SO<i>、RXT<i>、RXACT<i>およびRADE<i>を生成することにより、これらの外部からのブロック選択信号BS<iが非活性状態となった後に、たとえばセンスアンプ活性化信号SO<iたとえばセンスアンプ活性化信号SO<iを活性状態へ駆動する。このラッチブロック選択信号LBS<iが、また、コラムデコーダ200aおよび200bへプロック選択信号BS<i>として与えられる。

【0409】ローカル制御回路LCTLiは、さちに、セルフリフレッシュ指示信号SRFと遅延センスアンプ活性化信号SO_DLとプリチャージコマンドPRGに従ってセット/リセットフリップフロップ232a-232eをリセットするリセット回路233と、ローカルロウアドレスデコードイネーブル信号RADE<i>の活性化に応答してプリデコード信号Xをラッチするアドレスラッチ回路234と、ローカルロウアドレスデコードイネーブル信号RADE<i>の活性化に応答してデコード線駆動タイミング信号RXT<i>およびRXACT<i>に従ってサブデコード信号2SDFおよびメインワード線デコード信号2MWLを生成するロウデコーダ235を含む。

【0410】リセット回路233は、セルフリフレッシ ュモード指示信号SRFと遅延センスアンプ活性化信号 SO_DLを受けるAND回路233aと、AND回路 233aの出力信号とプリチャージコマンドPRGとを 受けるOR回路233bを含む。このOR回路233b から、セット/リセットフリップフロップ232a-2 32eに対するリセット信号が発生される。セルフリフ レッシュモード以外のときには、プリチャージコマンド PRGに従ってこれらのセット/リセットフリップフロ ップ232a-232eがリセットされる。 セルフリフ レッシュモード時においては、リフレッシュ動作が行な われ、センスアンプ活性化信号SOが活性化された後所 40 定時間経過後活性化される遅延センスアンプ活性化信号 SO_DLに従ってこれらのセット/リセットフリップ フロップ232a-232eがリセットされる。この遅 延センスアンプ活性化信号SO__DLは、図32の遅延 回路33の出力信号に対応する。

【0411】なお、オートリフレッシュコマンドARFが用いられる場合には、このスリープモード指示信号SRFとオートリフレッシュコマンドARFのいずれかが活性状態のときに、AND回路232aの出力信号が活性状態のHレベルとなるように構成される。これは、たとえばオートリフレッシュコマンドARFに応答して所

定のワンショットパルスを生成し、このワンショットパ ルスとスリープモード指示信号SRFとのORを取って

AND回路233aへ与えることにより実現される。

105

【0412】アドレスラッチ回路234は、ローカルロウアドレスデコードイネーブル信号RADE < i >に従って非導通状態となるトランスファーゲート234aと、トランスファーゲート234aを介して与えられたプリデコード信号Xをラッチするインバータラッチ回路234bとを含む。ローカル制御回路LCTLiにおいては、このデータ再配置動作モードにおいては、プリチャージコマンドPRGが与えられるまで、ラッチ状態を維持し、ブロック選択信号BS<i >が選択された場合には、この選択メモリブロックにおいて行選択およびセンス動作が実行される。次に、この図68および図69に示す回路の動作を図70に示すタイミングチャートを参照して説明する。

【0413】再配置モード指示信号 oRGMはHレベルにあり、図68において、ゲート回路220の出力信号はLレベルに固定される。この状態で、ロウアクティブコマンドRACTが与えられると、図68に示すAND回路222の出力信号がHレベルとなり、応じてリフレッシュコントロール回路10に対するリフレッシュコントロール回路10が、リフレッシュ活性化信号REF_RASを活性化して行系制御回路11~与える。

【0414】行系制御回路11は、このリフレッシュ活性化信号REF_RASに従って、メインロウアドレスデコードイネーブル信号RADE、メインワード線駆かタイミング信号RXTおよびRXACT、およびメリカイミング信号RXTおよびRXACT、およびメリカイミング信号RXTおよびRXACT、およびメリカイミング信号LBS<A>は、このアドレスのアドレスBS井Aにより、活性化コークの当時では、ロウアクティブロックデコーダは、ロウアクティンドアコーダもは、このブロックデコーダと同様に、ロウティブコマンドRACTの活性化にアリティブコマンドRACTの活性化にアリティブロックになって、またクロックに関型の半導とに動作を行なってもよく、またクロックに関型の半導とロック信号CLKの立上がりとに応答してプリデコード動作を行なうように構成されてもよい。

【0415】したがって、このラッチブロック選択信号 LBS<A>が立上がると、メインの各制御信号に従っ てメモリブロックMB#A(ブロックアドレスBAS# Aが指定する)においてロウアドレスデコードイネープ ル信号RADE<A>、ワード線駆動タイミング信号R XT<A>およびRXACT<A>が順次活性化され、 次いで、センスアンプ活性化信号SO<A>が活性化され れる。メインセンスアンプ活性化信号SOが活性化されると、所定時間経過後に、リフレッシュ活性化信号RE F_RASが非活性化される(図32の構成参照)。 【0416】一方、このリフレッシュ活性化信号REF _RASが非活性状態へ駆動されても、図69に示すように、セット/リセットフリップフロップ232a-232eはすべてセット状態にあり、ローカルの制御信号はすべて活性状態を維持する。したがってこのプロックアドレスBS#Aが指定するメモリブロックMB#Aにおいては、ワード線が選択状態にあり、また、センスアンプ回路が活性状態にあり、この選択ワード線のメモリセルのデータをラッチしている。

10 【0417】1つのリフレッシュ活性化信号REF_RASのパルス幅の時間が経過した後、外部から再びロウアクティブコマンドRACTを与える。このときプロックアドレスBS#Bに従ってラッチブロック選択信号LBSが活性化される。このロウアクティブコマンドRACTが活性化されると、図68に示す行系制御回路11から順次行系制御信号RADE、RXT、RXACTおよびSOが順次活性化される。応じて、このプロックアドレスBS#Bが指定するメモリブロックMB#Bにおいて、ローカルのロウアドレスデコードイネーブル信号RADE、ローカルワード線駆動タイミング信号RXTおよびRXACT、ローカルセンスアンプ活性化信号SOが活性化される。

【0418】プロックアドレスBS#Aが指定するメモリプロックMB#Aにおいては、ラッチプロック選択信号LBS<A>がHレベルであり、この2回目に与えられる行系の制御信号に従って、ゲート回路230a-230dの出力信号が再びHレベルとなる。しかしながら、セット/リセットフリップフロップ232a-232eはすべてセット状態にあるため、その出力信号の状30 態は変化しない。

【0419】したがって、これらのデータ再配置時において、ロウアクティブコマンドRACTを2回与えることにより、2つのメモリブロックMB#AおよびMB#Bにおいてワード線を選択状態に維持し、対応のセンスアンプにメモリセルのデータを保持させることができる。この後、ページモードで列アドレスを与えて列選択を行ない、2つのメモリブロック間においてデータの転送を実行する。

【0420】データ転送が完了すると、プリチャージコ 40 マンドPR Gを与えることにより、選択メモリプロック がリセット状態とされ、またアドレスラッチ回路234 も、スルー状態となり、新たなアドレスを取込むことが できる状態に設定される。

【0421】したがって、このデータ再配置時においては、リフレッシュ活性化信号REF_RASを利用して内部でパルス状に行系の制御信号を順次活性化し、これらを各指定されたメモリブロックでラッチすることにより、ノンバンク構成であっても、2つのメモリブロックにおいて、同時にワード線を選択状態に維持することが50できる。

【0422】このデータ再配置の後、スリープモードに 入り、スリープモード指示信号SLEEP_MODEが 活性化され、ツインセル書込モードが行なわれる。この ツインセル書込モード完了後、セルフリフレッシュモー ドに入る。セルフリフレッシュモードが終了し、スリー プモードが完了するときには、逆の態様で、データの再 配置が再び実行される。これはメモリコントローラにお いて、データ保持領域のアドレスと、保持が必要なデー タの格納領域のアドレスの一覧表をテーブルで記憶し、 このテーブルを参照して、データ保持が必要なメモリセ ルの領域およびデータ保持領域に対するロウアクティブ コマンドを印加する。この印加順序は、いずれの領域に 対するロウアクティブコマンドが先であってもよい。デ ータ再配置曹込指示信号

RGEによりデータ転送先が 決定される。スリープモード完了後のデータ再配置時に おいては、転送先と転送元を逆にする必要がある。この 場合、図66に示す構成を利用してデータ再配置書込指 示信号を活性化する。これにより、スリープモード移行 時とスリープモード完了時において、データ転送先を容 易に設定することができる。なお、シフトレジスタ構成 の場合、データ保持領域指定用と保持が必要なデータ格 納領域指定用の2つのシフトレジスタを設け、スリープ モード移行時には、データ保持領域指定用のシフトレジ スタを使用し、スリープモード完了時には、データ保持 が必要なメモリセル領域に設けられたシフトレジスタを 利用するように構成してもよい。

107

【0423】以上のように、この発明の実施の形態10 に従えば、スリープモード移行時において、1ピット/ 1セルモードをツインセルモードにする際に、保持すべ きデータをDRAMコアの外部に読出す必要がなく、リ ードコマンドRAEDおよびアドレスを与えるだけでデ ータの再分配を効率的に行なうことができる。

【0424】 [実施の形態11] 図71は、この発明の 実施の形態11に従う半導体記憶装置の要部の構成を概 略的に示す図である。この図71に示す構成において は、グローバルデータ線対GIOPに対しデータ書込時 内部書込データに従ってグローバルデータ線対GIOP を駆動するライトドライバ204と、活性化時グローバ ルデータ線対GIOPに現われたデータを増幅しかつラ ッチするプリアンプ240と、データ再配置書込指示信 号。RGEAの活性化時導通しプリアンプ240のラッ チデータをグローバルデータ線対GIOPに伝達する転 送ゲート250が設けられる。

【0425】このグローバルデータ線対GIOPは、列 選択ゲートCSGを介して共通ビット線CBLおよび2 CBLに結合される。共通ビット線CBLおよびZCB Lは、ビット線分離ゲートBIGを介してピット線BL およびZBLに結合される。列選択信号CSLは、コラ ムプリデコード信号CPYとプロック選択信号BSを受 けるコラムデコーダ200から生成される。

【0426】この図71に示す構成においては、ロウ系 制御回路の構成は、図11に示す構成と同じである。デ ータ入出力/制御回路202は、また、先の実施の形態 10と同様、再配置モード指示信号 øRGMの活性化時 非活性状態とされ、データの入出力は行なわない。

【0427】次に、この図71に示す半導体記憶装置の 動作について図72に示す信号波形図を参照して簡単に 説明する。

【0428】再配置モード指示信号

RGMがまずHレ 10 ベルに設定される。この状態で、ロウアクティブコマン ドRACTが与えられると、アレイ活性化信号RRAS が活性状態へ駆動される。このアレイ活性化信号RRA Sの活性化に従って、ロウアドレスRA#0に従って行 選択動作が行なわれ、ワード線(WLa)が選択状態へ 駆動される。

【0429】続いて、リードコマンドREADを与える と、イコライズ指示信号PAEQがLレベルとなり、プ リアンプ240の出力およびプリアンプ240の内部ノ ードのイコライズ動作が停止される。このリードコマン ドREADに従って、コラムデコーダ200が活性化さ れ、コラムアドレスCA#Oをデコードして、列選択信 号CSLを選択状態へ駆動する。応じて選択列のメモリ セルデータがグローバルIO線対GIOP上に読出され る。グローバルIO線対GIOP上にデータが読出され ると、プリアンプ活性化信号PAEが活性化され、プリ アンプ240がこのグローバルIO線対のデータを増幅 しかつラッチする。リードコマンドRADEが与えられ て所定時間経過後、列選択動作が停止する。しかしなが らプリアンプイコライズ信号PEAQはLレベルの非活 30 性状態を維持し、プリアンプ240は、その増幅データ をラッチし続ける。

【0430】続いてプリチャージコマンドPRGが与え られ、アレイ活性化信号RRASが非活性状態へ駆動さ れ、選択ワード線(WLa)が非選択状態へ駆動され る。応じてまたこのセンスアンプSAも非活性状態とな る。

【0431】再び、ロウアクティブコマンドRACTを アドレスRA#1とともに与える。このとき、データ再 配置書込指示信号。RGEAも活性化する。このデータ 40 再配置書込指示信号 6 R G E A は、外部から与えられて もよく、また内部で、再配置モード指示信号

RGMの 活性化時、2つ目のロウアクティブコマンドに応答して 活性化されてもよい。ロウアクティブコマンドRACT に従って再び、アレイ活性化信号RRASが活性化さ れ、アドレスRA#1が指定するワード線(WLb)が 選択状態へ駆動される。また、データ再配置書込指示信 号oRGEAがHレベルの活性状態となり、図71に示 す転送ゲート250が導通し、プリアンプ240がラッ チしていたデータがグローバルIO線対上に伝達され 50 る。このグローバルIO線対GIOPの電圧レベルは、

先のサイクルで読出されたメモリセルデータに応じて、 電源電圧レベルおよび接地電圧レベルに駆動される。

109

【0432】再びリードコマンドREADをコラムアドレスCA#1とともに与える。すなわち、先のサイクルと同じ列を指定する列アドレスCA#0を与える。これにより、再び列選択指示信号CSLが選択状態へ駆動される。プリアンプ活性化信号PAEは活性状態を維持しているため、この選択列に、転送ゲート250を介してグローバルIO線対を駆動し、選択列上に、先のサイクルに誘出されたデータが普込まれる。

【0433】このデータ再書込が完了すると、プリチャージコマンドPRGを与え、アレイ活性化信号RRASが非活性化され、また再配置書込指示信号のRGEAも非活性化される。応じて、プリアンプ活性化信号PAEが非活性化され、プリアンプイコライズ指示信号PAEQが活性化される。すなわち、この実施の形態11においては、1ピットずつ内部でデータの転送を実行する。この場合、プリアンプ240において転送すべきデータをラッチしているため、同一メモリブロック内においても、データの再配置を行なうことができる。

【0434】なお、この図72に示す構成において、グローバルIO線対は、プリチャージコマンドPRGが与えられると、一旦電源電圧VCCレベルにプリチャージされるのではなく、図72に破線で示すように、プリアンプ活性化信号PAEが活性状態の間は、グローバルIO線対のプリチャージ/イコライズ動作は停止されるように構成されてもよい。

「【0435】図73は、図71に示すプリアンプ240の構成の一例を示す図である。図73において、プリアンプ240は、プリアンプ活性化信号PAEの活性化時活性化され、グローバルデータ線GIOおよびZGIOの信号を増幅しかつラッチするアンプラッチ240aと、プリアンプイコライズ指示信号PAEQの活性化時活性化され、出力ノード(PAO, ZPAO)を電源電圧VCCレベルにプリチャージしかつイコライズするプリチャージ/イコライズ回路240bを含む。また、プリアンプ240(アンプラッチ240a)の内部ノードは、プリアンプイコライズ指示信号PAEQの活性化時、所定電圧レベルにイコライズされる。

【0436】アンプラッチ240aの構成は、プリアンプ活性化信号PAEの活性化に応答してこのグローバルデータ線GIOおよび2GIOのデータを増幅する増幅回路と、増幅回路の出力信号をラッチするたとえばNAND型ラッチ回路を含んでもよい。また、これに代えて、アンプラッチ240aは、プリアンプ活性化信号PAEの活性化に応答してグローバルデータ線GIOおよび2GIOの信号を増幅する増幅回路と、プリアンプイネーブル信号PAEの遅延信号に応答して活性化されてこの増幅回路の出力信号をラッチするラッチ回路とを含んでもよい。いずれの構成が設けられてもよい。

【0437】図14は、プリアンプ制御部の構成を概略 的に示す図である。図74において、プリアンプ制御部 は、クロック信号CLKとリードコマンドREADを受 けるAND回路260と、AND回路260の出力信号 を所定時間遅延する遅延回路261と、遅延回路261 からの出力信号PAEFの活性化に応答してセットされ てプリアンプ活性化信号PAEを活性化するセット/リ セットフリップフロップ262と、リードコマンドRA EDの活性化に応答してリセットされ、プリアンプイコ ライズ指示信号PAEQを非活性化するセット/リセッ 10 トフリップフロップ263と、プリアンプ活性化信号P AEを所定時間遅延する遅延回路264と、遅延回路2 64の出力信号と再配置モード指示信号 øRGMとを受 けるゲート回路265と、データ再配置書込指示信号の RGEAの立下がりに応答してワンショットのパルス信 号を発生するワンショットパルス発生回路266と、ワ ンショットパルス発生回路266からのパルス信号とゲ ート回路265の出力信号とを受けるOR回路を含む。 このOR回路267の出力信号に従ってセット/リセッ トフリップフロップ262がリセットされ、またセット 20 /リセットフリップフロップ263がセットされる。

【0438】この図74に示すプリアンプ制御部の構成においては、クロック信号CLKに同期して、リードコマンドREADが取込まれ、内部読出動作指示信号が生成される。遅延回路261によりいわゆる「レイテンシ」を考慮した時間が経過後に、遅延回路261の出力信号PAEFが活性化され、応じてプリアンプ活性化信号PAEが活性化される。このプリアンプPAEの活性化時においては既に列選択信号CALは、選択状態へ駆30 動されている。

【0439】一方、リードコマンドRAEDに従ってセット/リセットフリップフロップ263がリセットされ、プリアンプに対するイコライズ信号PAEQが非活性状態となる。

【0440】通常動作時においては、ゲート回路265は、パッファ回路として動作し、この遅延回路264の出力信号に従ってHレベルの信号を出力する。また、通常動作時においては、データ再配置書込指示信号のRGEAは、Lレベルに固定されており、したがって、プリアンプ活性化信号PAEが活性化されて所定時間経過すると、セット/リセットフリップフロップ262がリセットされてプリアンプ活性化信号PAEが非活性化される。また、セット/リセットフリップフロップ263がセットされ、プリアンプイコライズ指示信号PAEQが活性状態へ駆動される。

【0441】データ再配置時においては、再配置モード 指示信号 φ R G M が H レベルであり、ゲート回路 265 の出力信号は L レベルに設定される。したがって、プリ アンプ活性化信号 P A E がリードコマンド R A E D に従 50 って活性化された後、データ再配置書込指示信号 φ R G EAが非活性状態となるまで、このプリアンプ活性化信号PAEは活性状態を維持し、メモリセルから読出されたデータをラッチする。一方、プリアンプイコライズ信号PAEQは、このリードコマンドRAEDが与えられると非活性状態となり、次にデータ再配置書込指示信号 oRGEAが非活性化されるまで、その非活性状態を維持する。

【0442】列アドレスについては、リードコマンドまたはライトコマンドが与えられるとコラムアドレスデコードイネーブル信号CADEが活性化され、列アドレスのプリデコードが行なわれる。このコラムアドレスデコードイネーブル信号CADEは、また、ローカル制御回路へ与えられ、コラムデコーダにおいてプリデコード信号のデコードが行なわれてもよい。すなわち、コラムアドレスデコードイネーブル信号CADEが与えられてもよい。なお、データ再配置書込指示信号のRGEAは、全メモリブロックに共通であり、外部から与えられるか、または内部で2回目のロウアクティブコマンドRACTに従って活性化される。この場合には、プリチャージコマンドPRGによりデータ再配置書込指示信号。RGEAが非活性化される。

【0443】以上のように、この発明の実施の形態11に従えば、プリアンプを利用して、データ再配置時グローバルデータ線対へデータをフィードバックしており、同一メモリプロック内においても異なる行のメモリセルの間でデータの転送を行なうことができる。

【0444】[実施の形態12]図75は、この発明の実施の形態12に従う半導体記憶装置のローカル制御回路LCTLの要部の構成を概略的に示す図である。この実施の形態12におけるローカルロウ系制御回路の構成は、先の実施の形態10において用いられたローカルロウ系制御回路(図69参照)の構成と同じであり、したがってグローバルデータ線対GIOPと、再配置データ線対GRAPが用いられる。

【0445】図75において、ローカル制御回路ICTLは、プロック選択信号BS<i>と外部から与えられる再配置書込指示信号 ゆRGEFを受けるAND回路270の出力信号の活性化に応答してセットされて、ローカルなデータ再配置書込指示信号 ゆRGE<i>を生成するセット/リセットフリップコード信号CPYの数をカウントし、このカウント値が所定値(16)に到達するとセット/リセットフリップフロップ274をリセットするカウンタ272と、ローカルデータ再配置書込指示信号のRGE<i>と図69に示すセット/リセットフリップフロップ232dからのラッチサブワード線駆動タイミング信号LRXACT<i>な生成するゲート回路276を含む。

【0446】このゲート回路276は、ローカルデータ

再配置書込指示信号 ΦRGE < i >がHレベルのときには、サプワード線駆動タイミング信号RXACT < i >を非活性状態に維持する。したがって、ローカル制御回路LCTLにおいては、ロウアクティブコマンドに従って行選択が行なわれる場合、メインワード線が選択されてセンスアンプは活性化されても、サプワード線は非選択状態を維持する。次に、この発明の実施の形態12に従う半導体記憶装置のデータ再配置動作について図76に示すタイミングチャート図を参照して説明する。

112

【0447】まず、外部からロウアクティブコマンドRACTが与えられる。このとき、図示しないロウアドレスに従って、アドレス指定されたメモリブロックにおいてワード線WLaが選択状態へ駆動される。このワード線WLaは、メインワード線およびサブワード線SWLを含む。選択行のメモリセルのデータの検知、および増幅が行なわれる。

【0448】続いて、再びロウアクティブコマンドRA CTが与えられ、データ保持領域の転送先のメモリブロ ックが指定される。この転送先のメモリプロックにおい ては、同時に与えられる再配置書込指示信号

のRGEF の活性化に従って、ローカルデータ再配置書込指示信号 φRGE < i >が活性状態となり、サプワード線駆動タ イミング信号RXACT<i>は、非選択状態を維持す る。したがって、この転送先のメモリプロックにおいて は、デコード動作が行なわれ、メインワード線MWLは 選択状態へ駆動されるもののサプワード線SWLは非活 性状態を維持する。続いて所定のタイミングでセンスア ンプ活性化信号SObが活性化され、センスアンプは、 それぞれの動作特性に応じたデータをラッチする。すな 30 わち、対応の転送先のメモリプロックにおいては、セン スアンプ活性化信号SObの活性化時、センスアンプの 保持データは、センスアンプの動作特性に応じたデータ となる。

【0449】続いて外部からリードコマンドRAEDが 与えられ、列選択動作が行なわれる。したがって、この 選択ワード線WLaに接続されるメモリセルデータが、 図60に示すプリアンプ206および転送バッファ20 8を介して転送先のメモリブロックへ伝達されてセンス アンプにラッチされる。このリードコマンドを所定数与 えて、1行のメモリセルのデータの転送が完了すると、 カウンタ272がカウントアップ信号を出力し、セット /リセットフリップフロップ274がリセットされて、 ローカルのデータ再配置書込指示信号。RGE<i>が 非活性状態となる。このローカルデータ再配置書込指示 信号 o R G E < i > が非活性化されると、1 行のデータ の転送が完了したことが示される。転送先のメモリプロ ックに対しては、センスアンプが転送データをラッチし ている。したがって、次いでこのローカルデータ再配置 書込指示信号 a R G E < i > の非活性化に応答して、図 75に示すゲート回路276からのサブワード線駆動タ

イミング信号RXACT<i>が活性状態へ駆動され、 サプワード線が選択状態となり、この選択行に対応する サプワード線に接続されるメモリセルに、センスアンプ がラッチするデータが書込まれる。これにより、データ 保持領域の1行のメモリセルへのデータの転送が完了す る。

【0450】続いて、所定時間経過後、外部からプリチャージコマンドPRGを与えることにより、これらの選択ワード線およびセンスアンプを非活性状態へ駆動する。

【0451】この図76に示す構成の場合、転送先(データ保持領域)のメモリブロックのセンスアンプ回路を活性化して転送データをラッチしている。したがって、同じセンスアンプ帯に対してデータの転送を行なうことができる。転送先のメモリブロックにおいては、ワード線(またはサブワード線)が非選択状態であり、隣接メモリブロック間においても、データの転送を行なうことができる。したがって、データ保持領域と保持が必要なデータの格納領域との対応関係をより柔軟に設定することができる。

【0453】この発明の実施の形態12において、スリープモード完了時においては、逆の手順でデータの転送が行なわれる。この場合、データ保持領域のデータをまず読出してセンスアンプ回路にラッチし、続いて保持が必要なデータを格納する元のメモリブロックにおいてセンスアンプを活性化する。この場合、外部からの再配置 昔込指示信号のRGEFをブロック選択信号BS<i>と組合せているため、容易にこの転送元および転送先のメモリブロックを指定することができる。

【0454】なお、図75に示す構成においては、カウンタ272は、コラムプリデコード信号CPYの数をカウントしている。これらのプリデコード信号CPYは、一旦リセット状態となると、その信号はすべてレレベルであり、全プリデコード信号すべてのOR結果の信号の立上がりをカウントすることにより、容易にプリデコード信号の数をカウントすることができる。これに代えて、コラムデコーダのデコード動作回数をカウントするために、コラムアドレスデコードイネーブル信号CADEの活性化の数またはリードコマンドREADの数をカウントするように構成されてもよい。

【0455】以上のように、この発明の実施の形態12 に従えば、内部で転送先のメモリブロックのワード線 (メインワード線/サブワード線)を非選択状態にして データ転送を行ない、データ転送完了後、転送先のメモ リブロックのワード線 (メインワード線/サブワード 線)を選択状態へ駆動しており、隣接するメモリブロッ ク間においてもデータ転送を行なうことができ、保持す ベきデータの格納領域とデータ保持領域との対応関係を 柔軟に設定することができる。

【0456】 [実施の形態13] 図77は、この発明の実施の形態13に従う半導体記憶装置の要部の構成を概10 略的に示す図である。この図77に示す構成においては、図71に示す構成に加えて、さらに以下の構成が設けられる。すなわち、コラムデコーダ200に対し、コラムプリデコード信号CPYの立上がりを遅延する立上がり遅延回路280と、データ再配置替込指示信号のRGE<i>「シ)に従ってコラムプリデコード信号CPYおよび立上がり遅延回路280の出力信号の一方を選択する選択回路282が設けられる。この選択回路282からの信号がコラムデコーダ200へ与えられる。ローカルデータ再配置替込指示信号のRGE<i>は、図64または図66に示す構成から生成されてもよい。

【0457】データ再配置時においては、この選択回路282が、立上がり遅延回路280の出力信号を選択し、データ再配置書込指示信号 ΦRGE < i >が非選択状態のときにはこの選択回路282は、コラムプリデコード信号CPYを選択する。したがって、データ保持領域においては、コラムプリデコード信号CPYがリセット状態から状態が変化して遅延回路280の有する遅延時間が経過した後に、コラムデコーダ200がデコード30動作を行なう。

【0458】一方、転送ゲート250に対し、プリアンプ活性化信号PAEの立上がり(活性化)を所定時間遅延する立上がり遅延回路284と、立上がり遅延回路284の出力信号と再配置モード指示信号 中RGMを受けるAND回路286が設けられる。AND回路286の出力信号がHレベルの活性状態となる転送ゲート250が導通状態となる。次に、この図77に示す構成の動作を図78に示す信号波形図を参照して説明する。

【0459】まず、ロウアクティブコマンドRACTが 40 与えられると、保持が必要なデータのメモリブロックに おいてワード線WLaが選択状態へ駆動され、対応のセンスアンプが活性化される。続いて、ロウアクティブコマンドRACTを与える。この場合、先の図75に示す 構成と同様、ワード線WLbは非選択状態を維持する。対応のセンスアンプSAは活性化される。

【0460】続いてリードコマンドREADを与えると、そのときのコラムアドレスに従ってコラムプリデコード信号CPYが生成される。このコラムプリデコード信号CPYに従って、ワード線WLaを含むメモリブロックにおいて、コラムデコーダ200がデコード動作を

行ない、列選択信号CSLaを選択状態へ駆動する。応 じて、グローバルデータ線対GIOPにメモリセルデー タが読出される。

【0461】次いで、プリアンプ活性化信号PAEが活性化され、プリアンプ240がグローバルデータ線対GIOPのデータを増幅する。立上がり遅延回路284が有する遅延時間が経過すると、AND回路286の出力信号がHレベルとなり、転送ゲート250が導通し、このプリアンプ240により増幅されてラッチされたデータにより再びグローバルデータ線対GIOPが駆動され、その電圧レベルがCMOSレベルにまで拡大される。

【0462】選択回路282が、立上がり遅延回路28 0からのコラムプリデコード信号CPYを選択してコラムデコーダ200によるデコード動作により、列選択 信号CSLbが選択状態となり、対応の列のセンスアン プにグローバルデータ線対GIOPのデータがラッチされる。1つのリードサイクルが完了すると、コラムプリ デコード信号CPYが非選択状態のLレベルとなり1つ のデータ転送サイクルが完了する。続いて再びリードコマンドREADを与えると、同様、まず列選択信号CS LaおよびCSLbが順次選択状態へ駆動され、またプリアンプ活性化信号PAEが活性化されて、これらの選択列の間でデータの転送が行なわれる。

【0463】立上がり遅延回路284および280の有する遅延時間は、適当に定められればよい。プリアンプ240により増幅されかつラッチされたデータにより、グローバルデータ線対GIOPの電圧レベルが、電源電圧VCCレベルおよび接地電圧VSSレベルに拡大してから、列選択信号CSLbが選択状態へ駆動されるのが望ましい。グローバルデータ線対GIOPの電圧レベル差が小さいときに2つのセンスアンプにより逆方向にグローバルデータ線対GIOPを駆動した場合、データの衝突が生じるためである。したがって、好ましくは、立上がり遅延回路280の有する遅延時間は、立上がり遅延回路280の有する遅延時間よりも短くする。

【0464】なお、ロウ系制御回路の構成としては、先の図75に示す構成を利用する。必要回数、すなわち1行のメモリセルのデータの転送回数をリードコマンドまたはコラムプリデコード信号の印加回数によりカウントする。1行のメモリセルに対するデータ転送が完了すると、ワード線WLbが選択状態へ駆動されて、センスアンプ回路にラッチされたデータが、選択メモリセルに替込まれる。最終的にプリチャージコマンドPRGを与えることにより、選択メモリブロックが非選択状態へ駆動される。

【0465】この発明の実施の形態13の構成の場合、 2つのメモリブロックにおいて列選択を同時に行なう必 要がなく、グローバルデータ線対のデータが十分に拡大 50 された後に、データ保持領域のメモリブロックの列選択を行なうことにより、正確に、データをデータ保持領域のメモリブロックへ告込むことができ、より正確なデータ転送を実現することができる。また、データ再配置のために専用のデータ線対を設ける必要がなく、配線占有面積が低減される。

【0466】なお、この1行のデータの転送が完了するまでデータ保持領域においてワード線(サブワード線)を非選択状態に維持しデータ転送完了後にワード線を選択10 状態へ駆動する構成は、実施の形態10においても適用することができる。この構成を実施の形態10に適用した場合、センスアンプを共有する隣接メモリブロック間でもデータの転送をすることができる。

【0467】 [実施の形態14] 図79は、この発明の実施の形態14に従う半導体記憶装置のアレイ部の構成を概略的に示す図である。この図79に示す構成においては、共通ビット線CBLおよびZCBLに対し、読出列選択ゲートRCSGおよび書込列選択ゲートWCSGが接続される。共通ビット線CBLおよびZCBLには、さらに、読出アンプRAMPが設けられる。この読出アンプRAMPは、共通ビット線CBLおよびZCBLにそれぞれゲートが結合される差動トランジスタ対を含む。この読出アンプのトランジスタのドレインが、読出列選択ゲートRCSGのトランスファーゲートにそれぞれ結合される。

【0468】内部データ線対として、読出データを転送するためのリードデータ線対GROPと、書込データを転送する書込データ線対GWIPが設けられる。読出データ線対GROPは、相補データ線ZGROおよびGR Oを含み、書込データ線対GWIPは、書込データ線ZGWIおよびGWOを含む。

【0469】したがって、この図79に示す構成においては、通常動作モード時、データの書込および読出がそれぞれ別々の経路を介して実行される。この経路を利用して、内部でデータの転送を実行する。院出データ線対GROPに対してはプリアンプ206が設けられ、書込データ線対GWIPに対してはライトドライバ204が設けられる。このプリアンプ206の相補出力信号PAOおよびZPAOを、再配置モード指示信号 ゆRGMの活性化時ライトデータ線対GWIPに転送する転送回路208が設けられる。データ保持領域においては、書込列選択ゲートWCSLを介してデータの書込を行ない、転送元のメモリブロックからは、リードアンプRAMPおよびリード列選択ゲートRCSGを介してデータが、リードデータ線対GROP上に読出される。

【0470】したがって、「IO分離」構成において、 単に転送回路208を設けることにより、データの再配 置を実行することができる。

【0471】図80は、1つのセンスアンプ帯に対する フコラムデコーダの構成を概略的に示す図である。図80 において、コラムデコーダは、リードコラムプリデコード信号RCPYとブロック選択信号BSとデータ再配置 曹込指示信号 oRGE < i > (= oRGE < i , j >)を受けるリードコラムデコーダ290と、データ再配置 曹込指示信号 oRGE < i >に従ってリードコラムプリデコード信号RCPYおよびライトコラムプリデコード信号WCPYの一方を選択する選択回路292と、ブロック選択信号BSと選択回路292からのプリデコード信号とデータ再配置曹込指示信号 oRGE < i >を受けて曹込列選択信号WCSLを生成するライトコラムデコーダ294を含む。

117

【0472】ブロック選択信号BSは、対応のセンスアンプ帯を使用するメモリブロックに対するブロック選択信号の論理和の信号である。図80においては、データ再配置書込指示信号 φRGE < i >を示すが、このデータ再配置書込指示信号 φRGE < i >は、当然、このセンスアンプ帯を共有するメモリブロックの論理和の信号である。

【0473】データ再配置時においては、選択回路29 2はリードコラムプリデコード信号RCPYを選択し、 それ以外のときには、この選択回路292はライトコラ ムプリデコード信号WCYを選択する。データ再配置動・ 作時においては、リードコラムデコーダ290はディス エーブルされ、読出列選択信号RCSLは非選択状態を 維持する。すなわちデータ保持領域においては、読出列 選択ゲートRCSGは非導通状態を維持する。このとき には、リードコラムプリデコード信号RCPYに従って ライトコラムデコーダ294が動作し、書込列選択信号 WCSLを選択状態へ駆動する。保持すべきデータを格 納する領域においては、対応のリードコラムデコーダ2 90が活性化される。これは、データ再配置書込指示信 号φRGE<i>は、転送元のメモリブロックに対して は非選択状態を維持するためである。次に、動作につい て簡単に図81に示すタイミングチャート図を参照して 説明する。

【0474】まずロウアクティブコマンドRACTを2回連続して与えて、データ転送元のメモリブロックにおいてワード線WLaを選択状態へ駆動する。一方、データ転送先のメモリブロック(データ保持領域)においては、ロウデコード動作は行なわれるものの、ワード線W 40 Lbは非選択状態を維持する。対応のセンスアンプSAは活性状態に駆動される。

【0475】この2回目のロウアクティブコマンド印加時においては、データ再配置書込指示信号のRGEくi>が活性状態に駆動される。続いて、まずリードコマンドREADを与えると、リードコラムプリデコード信号RCPYが選択状態に与えられたコラムアドレスに従って駆動される。データ転送元のメモリブロックにおいては、データ再配置書込指示信号のRGEはLレベルの非活性状態であるため、リードコラムデコーダ290がデ

コード動作を行ない、このリードコラムプリデコード信 号RCPYに従ってリード列選択信号RCSOを選択状 態へ駆動する。応じて読出列選択ゲートRCSGが導通 し、リードアンプRAMPにより、共通ピット線CBL および2CBLにおいてラッチされたメモリセルデータ が、リードデータ線対GROP上に読出される。この信 号電位が十分拡大されると、プリアンプ活性化信号PA Eが活性化され、プリアンプ206が動作する。転送バ ッファ208は、この再配置モード指示信号

oRGMが 10 Hレベルであるため、プリアンプ206からの相補デー タPAOおよびZPAOを、ライトデータ線対GWIP に伝達する。したがってライトデータ線対GWIPのデ ータが、この転送されたメモリセルデータに応じて変化 する。ライトドライバ204は、再配置モード指示信号 ο R G M が H レベルの活性状態にあるため非活性状態を 維持する。

【0476】データ保持領域においては、選択回路29 2が、データ再配置書込指示信号 oRGE < i >に従っ てリードコラムプリデコード信号RCPYを選択し、ま たデータ再配置書込指示信号 oRGE < i >がHレベル であるため、ライトコラムデコーダ294が動作し、本 込列選択信号WCSLを選択状態へ駆動する。応じて、 センスアンプSAのラッチデータが、転送されたデータ に応じて変化する。以降、この動作を繰返し実行し、1 行のデータ転送を行なう。1行のデータ転送完了後、そ の完了指示(コラムプリデコード信号の印加回数または リードコマンドREADの印加回数をカウントする)に 従って、ワード線(サブワード線)WLbが選択状態へ 駆動され、選択ワード線WLbに接続されるメモリセル への1行のデータの再書込が実行される。

【0477】したがって、このリードデータおよびライトデータのバスが別々が設けられている構成の場合、内部データ線構造を何ら変更することなく、容易に内部でデータ転送を実行することができる。

【0478】このデータ転送構成においても、センスアンプ帯を共有するメモリブロック間でデーダ転送を行なうことができる。

【0479】図82は、コラムプリデコード信号発生回路の構成を概略的に示す図である。図82において、コラムプリデコード信号発生部は、外部からのアドレス信号ADDをコラムアドレスラッチイネーブル信号CALに同期して取込むコラムアドレス入力回路300と、コラムアドレス入力回路300からのアドレス信号をコラムアドレスデコードイネーブル信号CADEに従ってプリデコードするコラムプリデコーダ302と、読出動作指示信号。READに従ってコラムプリデコーダ302からのプリデコーダ302からのプリデコーダ302からのプリデコーダ302からのプリデコーダ302からのプリデコード信号を選

択してライトコラムプリデコード信号WCPYを生成するライトコラム伝達回路303を含む。これらのライトコラム伝達回路303およびリードコラム伝達回路304は、それぞれ、曹込モード指示信号 ΦWRITE および説出モード指示信号 ΦREADの活性化時、コラムプリデコーダ302からのプリデコード信号を選択する。

【0480】これらの書込モード指示信号。WRITE および読出モード指示信号。READは、それぞれライトコマンドWRITEおよびリードコマンドREADに 従って所定期間活性化される。コラムアドレスラッチイネーブル信号およびコラムアドレスデコードイネ・ブル信号CADEは、ライトコマンドWRITEおよびリードコマンドREADのいずれかが与えられたときに、はコラムアドレスラッチイネーブル信号かCALに代えて、たとえばシステムクロック信号CLOCKが与えられ、クロック信号CLOCKが与えられ、クロック信号CLOCKが与えられ、クロック信号CLOCKが与えられ、クロック信号CLOCKが与えられ、クロック信号CLOCKが与えられ、クロックに同期してコラムアドレス入力回路300が、ラッチ状態となるように構成されてもよい。次に、図82に示すタイミング図を参照して説明する。

【0481】まず、外部からリードコマンドREADがアドレス信号ADDとともに与えられる。このリードコマンドREADに従って、コラムアドレスデコードイネーブル信号CADEが活性化される。コラムアドレス入力回路300は、コラムアドレスラッチイネーブル信号CALがLレベルであり、スルー状態にあり、この外部からのアドレス信号ADDをコラムプリデコーダ302な、このリードコマンドREADが与えられるとプリデコード動作を行なってコラムプリデコード信号CPYを生成する。

【0482】また、このリードコマンドREADに従って読出動作モード指示信号のREADが活性化され、リードコラム伝達回路304が、コラムプリデコード信号CPYに従って、リードコラムプリデコード信号RCPYを生成して、各ローカル制御回路へ与える。リードコマンドREADが与えられてから、クロック信号CLK(CLOCK)が立上がると、コラムアドレスラッチ信号CALがHレベルの活性状態となり、コラムアドレス入力回路300がラッチ状態となる。

【0483】 読出動作モード指示信号 o R E A D が、所定期間経過すると L レベルの非活性状態となり、応じて、コラムアドレスラッチ信号 C A L およびコラムアドレスデコードイネーブル信号 C A D E が L レベルの非活性状態となり、プリデコード信号 C P Y が リセットされ、応じてリードコラムプリデコード信号 R C P Y のリセットされる。

【0484】一方、ライトコマンドWRITEが与えら CAL発生回路316は、たとえば、コラムアドレスデ れると、このライトコマンドWRITEに従って、書込 50 コードイネーブル信号CADEとクロック信号CLKが

動作モード指示信号のWRITEがHレベルの活性状態となり、応じてコラムプリデコーダ302が、コラムアドレスデコードイネーブル信号に従ってコラムアドレス入力回路300から与えられたアドレスADD(Y1)をプリデコードし、コラムプリデコード信号CPYを生成する。

120

【0485】クロック信号CLKが立上がると、コラムアドレスラッチ信号CALがHレベルとなり、コラムアドレス入力回路300が、ラッチ状態となる。書込動作10 モード指示信号のWRITEがHレベルであるため、ライトコラム伝達回路303が、コラムプリデコーダ302からのコラムプリデコード信号CPYを選択してライトコラムプリデコード信号WCPYを生成する。このライトコマンドWRITEの印加時においても、書込動作モード指示信号のWRITEは、所定期間経過後しレベルとなる。

【0486】したがって、この図82に示す構成においては、コラムプリデコード信号CPYは、クロック信号CLOCK (CLK) が立上がる前に生成されており、20 内部のローカル制御回路やクロック信号CLOCK (CLK) に同期して動作する前にプリデコード信号は、活性状態にあり、早いタイミングで列選択動作を行なうことができる。

【0487】図84は、このコラム系制御信号発生部の 構成の一例を概略的に示す図である。図84において、 コラム系制御信号発生部は、リードコマンドREADの 活性化に応答してセットされて読出動作モード指示信号 プ310と、ライトコマンドWRITEの活性化に応答 してセットされて書込動作モード指示信号のWRITE を生成するセット/リセットフリップフロップ312 と、書込動作モード指示信号のWRITEと読出動作モ ード指示信号。READの一方の活性化に従ってコラム アドレスデコードイネーブル信号CADEを生成するC ADE発生回路314と、クロック信号CLK(CLO CK)とコラムアドレスデコードイネーブル信号CAD EがHレベルとなるとコラムアドレスラッチ信号CAL を生成する CAL 発生回路 316と、 書込動作モード指 示信号のWRITEおよび読出動作モード指示信号のR 40 EADを受けるOR回路318と、OR回路318の出 力信号を遅延する遅延回路319を含む。この遅延回路 319の出力信号が立上がると、セット/リセットフリ ップフロップ310および312はリセットされる。ま た、この遅延回路319の有する遅延時間により、コラ ム選択期間が決定される。

【0488】CADE発生回路314は、たとえば、読出動作モード指示信号のREADと哲込動作モード指示信号のREADと哲込動作モード指示信号のWRITEを受けるOR回路により構成される。 CAL発生回路316は、たとえば、コラムアドレスデコードイネーブル信号CADEとクロック信号CLKが

121

ともにHレベルとなるとセットされるセット/リセットフリップフロップで構成される。この場合、CAL発生回路316は、遅延回路319の出力信号によりリセットされる。

【0489】なお、この図84に示すコラム系制御信号発生部は、メイン制御回路内に設けられる。コラムアドレスデコードイネーブル信号CADEが、ローカル制御回路のコラムデコーダへ与えられて、このコラムアドレスデコードイネーブル信号CADEに従って、ローカル制御回路のコラムデコーダがデコード動作を行なうように構成されてもよい。

【0490】以上のように、この発明の実施の形態14に従えば、データ読出経路とデータ書込経路が異なるIO分離構成において、これらの書込データバスおよび読出データバスを利用して内部でデータの転送を行なってデータ再配置を行なっており、データ再配置のための余分の構成を転送回路を除いて新たに追加する必要がなく、チップ面積の増大を抑制することができる。

【0491】 [実施の形態15] 図85は、この発明の 実施の形態15に従うコラムプリデコード信号発生部の 構成を概略的に示す図である。

【0492】この図85において、コラムプリデコード信号発生部は、再配置モード指示信号 ΦRGMの活性化時活性化され、リードコマンドREADをカウントするカウンタ320と、コラムアドレス入力回路300からの内部コラムアドレスとカウンタ320からのカウント値の一方を、再配置モード指示信号 ΦRGMに従って選択する選択回路322と、選択回路322からの信号をプリデコードしてコラムプリデコード信号CPYを生成するコラムプリデコーダ302を含む。

【0493】カウンタ320は、1行の列アドレスの数にそのカウント値が到達すると初期値にリセットされる。たとえば1つのグローバルデータ線対に対し、16列が存在する場合、列アドレスの数は16個である。この場合、4ピットカウンタを利用して、"0000"から"1111"までカウンタ320がカウントする。このカウント値を、データ再配置時のコラムアドレスとして利用する。コラムアドレス入力回路300は、このデータ再配置動作時においては、再配置モード指示信号 中RGMに従ってその動作が停止される。このコラムアドレス入力回路300がスルー状態/ラッチ状態となるのを防止して、消費電流を低減する。

【0494】この選択回路322は、データ再配置モード時においては、カウンタ320からのカウント値を選択し、それ以外の動作モード時においてはコラムアドレス入力回路300からの内部コラムアドレスを選択する。したがって、このデータ再配置時、内部でコラムアドレスを生成することにより、外部のメモリコントローラからコラムアドレスを印加する必要がなく、信号線の充放電を行なう必要がなく、消費電流を低減する。ま

た、このカウンタ320からのカウントアップ信号をローカル制御回路へ与えることにより、実施の形態12から14においてデータ保持領域において、サブワード線を選択状態へ駆動するタイミングを1行のデータ転送完了まで遅らせる構成に利用することができる。

【0495】なお、コラムプリデコーダ302からのコラムプリデコード信号CPYは、ローカル制御回路へ与えられてもよく、IO分離構成のように、図82に示すリードコラム伝達回路304およびライトコラム伝達回 路303へ与えられて、リードコラムプリデコード信号およびライトコラムプリデコード信号が生成されてもよい。したがってこの図85に示す構成は、先の実施の形態10から実施の形態14のいずれにも適用することができる。

【0496】以上のように、この発明の実施の形態15に従えば、データ再配置モード時においては、カウンタを利用して、内部のコラムアドレスを生成するようにしており、外部のメモリコントローラからコラムアドレスを伝達する必要がなく、信号線充放電電流を低減でき、消費電流を低減することができる。

【0497】なお上述の実施の形態10から15におい て、このデータ再配置モードが完了するとスリープモー ドに入り、ツインセルフ書込モードが実行される。スリ ープモード完了時においては、これらのデータ再配置と 逆の動作すなわちロウアドレスをデータ転送先およびデ ータ転送元を逆にしてデータ再配置を実行する。これは すなわち、ノーマルモードからスリープモードへの移行 時においては、図86に示すように、まず再配置モード 指示信号 φ R G M を活性状態として、データの再配置を 30 行なうスリープモードエントリモードが実行される。こ のデータ再配置が完了すると、スリープモードに入り、 スリープモード指示信号SLEEP_MODEが活性化 される。スリープモード完了後、スリープモード指示信 号SLEEP_MODEを非活性状態とした後、再配置 モード指示信号。RGMを活性化して、データ転送先お・ よびデータ転送元のロウアドレスを逆にして、スリープ モードエントリモード時の動作と同じ動作が実行され る。これにより、スリープモードを完了するスリープモ ードイグジットモードが行なわれる。このスリープモー 40 ドイグジットモードサイクルが完了すると、通常のデー タアクセスを行なうノーマルモードに入る。

【0498】 [実施の形態16] 先に図20を参照して 説明したように、1つのメモリマットにおいて、データ 保持領域を、メモリアレイ単位で設定することができ る。しかしながら、先に図50を参照して説明したよう に、サプワード線SWLとピット線BL(またはZB L)の間にマイクロショートが多数存在した場合、通常 動作モード時のデータアクセスが可能であっても、スリ ープモード時の消費電流を低減することができなくなる 50 可能性がある。そこで、このようなマイクロショートの 存在するメモリアレイを排除して、スタンパイ電流の小 さなメモリアレイのみをデータ保持領域として利用す る。

【0499】図87は、この発明の実施の形態16に従う半導体記憶装置のメモリマットのデータ保持領域を概略的に示す図である。図87において、1つのメモリマットにおいては、図20に示す構成と同様、8個のメモリアレイMA0-MA7が配置される。デフォルト値として、3ピットロウアドレスRA<3:0>のうち、ロウアドレスピットRA<11>が"0"の領域、すなわちメモリアレイMA0-MA3が、データ保持領域として定められる。ロウアドレスピットRA<11>が"1"であるメモリアレイMA4-MA7は、このデフォルト状態においては、スリープモードなどのツインセルモードでデータ保持を行なう場合、スタンバイ状態におかれる。

【0500】いま、メモリアレイMA2が、サブワード 線とビット線とのマイクロショートが数多く存在する場 合を考える。これらのマイクロショート乙Rが存在して も、通常のデータアクセス時のデータ記憶には支障はも たらさないものの、ビット線はスタンバイ状態時、中間 電圧レベルに保持されるため、これらのマイクロショー トを介してリーク電流が流れる、スリープモード時など のデータ保持モード時において消費電流が高くなる。こ の場合、リーク不良のメモリアレイMA2に代えて、他 のたとえば正常なメモリアレイMA5を、データ保持領 域として利用する。したがって、メモリアレイMAO、 MA1、MA3およびMA5をデータ保持領域として利 用し、スリープモードなどのデータ保持モード時におい ては、このメモリアレイMA2への電圧(ビット線プリ チャージ/イコライズ電圧)の供給は停止する。これに より、メモリアレイMA2におけるマイクロショートに 起因するリーク電流を低減して、スリープモードなどの データ保持モード時における消費電流を低減する。

【0501】このデータ保持領域の特定は、たとえば図21に示す構成を利用して、中央の制御回路(図58に示すメイン制御回路)に含まれるリフレッシュカウンタから発生されるリフレッシュアドレスに含まれるロウアドレス(ブロックアドレス)により行なわれる。

【0502】図88は、この発明の実施の形態16に従う半導体記憶装置の要部の構成を概略的に示す図である。図88において、メモリマットMM内に、8個のメモリアレイMA0-MA7が配置される。このメモリマットMMに隣接して、ロウデコーダ、コラムデコーダおよびローカル制御回路を含むロウ/コラムデコーダ帯RCDBが配置される。

【0503】中央の主制御回路MCTL内に設けられる プロックデコード回路4からのプロック選択信号BSF <7:0>が、プロック変更回路400を介してロウ/ コラムデコーダ帯RCDBへ伝達される。このプロック 変更回路400は、スリープモード指示信号SLEEP _MODEの活性化時、プロックデコード回路4からの プロック選択信号BSF<7:0>とロウ/コラムデコ ーダ帯RCDBに伝達されるプロック選択信号BS< 7:0>の対応関係をメモリブロック単位で変更し、ス

124

7:0>の対応関係をメモリプロック単位で変更し、スリープモードなどのデータ保持モード時におけるデータ保持領域を変更する。

リアレイMA0-MA7が配置される。デフォルト値と 【0504】プロック変更回路400は、スリープモーして、3ピットロウアドレスRA<3:0>のうち、ロ ド指示信号SLEEP_MODEが非活性状態のときにウアドレスピットRA<11>が "0"の領域、すなわ 10 は、プロックデコード回路4からのプロック選択信号BちメモリアレイMA0-MA3が、データ保持領域とし SF<7:0>をプロック選択信号BS<7:0>として定められる。ロウアドレスピットRA<11>が で修正することなくロウ/コラムデコーダ帯RCDBに 伝達する。

【0505】図89は、図88に示すプロック変更回路400の構成の一例を示す図である。図89において、プロック変更回路400は、プロックデコード回路4からのプロック選択信号BSF<7:0>それぞれに対応して設けられ、対応のプロック選択信号BSF<7:0>のスリープモード時の転送先を決定するヒューズ回路20 FCK0-FCK7と、スリープモード指示信号SLEEP_MODEに応答してプロック選択信号BSF<7:0>と対応のヒューズ回路FCK7-FCK0の出力信号の一方を選択してブロック選択信号BS<7:0>を生成するマルチプレクサMXX7-MXX0とを含む。ヒューズ回路FCK0-FCK7は、内部の溶断可能なリンク素子により、その対応のプロック選択信号の接続経路が決定される。

【0506】マルチプレクサMXX0-MXX7は、スリープモード指示信号SLEEP_MODEがLレベルのときには、それらの入力AN0-AN7に与えられるブロックデコード回路からのブロック選択信号BSF<0>-BSF<7>を選択して、ブロック選択信号BS<0>-BS<7>を生成する。一方、スリープモード指示信号SLEEP_MODEがHレベルとなると、マルチプレクサMXX0-MXX7は、ヒューズ回路FCK0-FCK7を介してそれらの入力AS0-AS7に与えられる信号を選択して、ブロック選択信号BS<0>-BS<7>を生成する。このヒューズ回路FCK0-FCK7により、スリープモード時にブロック信号により選択されるメモリアレイが決定される。

【0507】図90は、図89に示すヒューズ回路FC K0-FCK7の構成の一例を示す図である。図90に おいては、プロックデコード回路4からのプロック選択 信号BSF<i>に対応して設けられるヒューズ回路F CKiの構成を示す。ここで、i=1-7である。この ヒューズ回路FCKiは、マルチプレクサMXXi-M XX7の入力ASi-AS7それぞれに対応して設けら れる溶断可能なリンク素子FLEi-FLE7を含む。 これらのリンク素子FLEi-FLE7には、共通にプ 50 ロックデコード回路4からのプロック選択信号BSF<

i>が与えられる。リンク素子FLEiーFEL7の1つが導通状態、残りのリンク素子が溶断状態とされる。

【0508】この図90に示すヒューズ回路FCKiの 構成の場合、プロック選択信号BSF<i>は、スリー プモード時においては、ブロック選択信号BS<i>ー BS<7>のいずれかとして生成される。したがって、 プロック選択信号BSF<0>ーBSF<7>が、それ ぞれメモリアレイMA0ーMA7を特定する場合、メモ リアレイMAiが、メモリアレイMA(i+1)ーMA 7のいずれかと置換可能である。スリープモード時にお いて、メモリアレイMAiが特定されたとき、このメモ リアレイMAiが正常であれば、置換は行なわれず、メ モリアレイMAiが指定される。

【0509】このヒューズ回路FCKiの出力ノードが結合するマルチプレクサMXXiーMXX7の入力ノードASiーAS7には、それぞれブルダウン抵抗401が設けられる。ヒューズ回路FCKiにおいて、たとえばヒューズ素子FLEiに対応するメモリアレイMAiがスリープモード時非選択状態とされるとき、このヒューズ素子FLEiが溶断される。この場合、全てのヒューズ南路FCK0ーFCK7においてヒューズ素子MAiが溶断されるため、対応のマルチプレクサMXXiの入力ノードASiがフローティング状態となるのをこのプルダウン抵抗401により防止する。

【0510】マルチプレクサMXX0-MXX7の各々が、トライステートバッファ回路で構成される場合、特に、このようなプルダウン抵抗401を配置しても、十分にブロック選択信号をロウ/コラムデコーダ帯RCDBへ伝達することができる。また、このようなトライステートバッファ回路が設けられていない場合、、ブロック選択信号BS<7:0>が、このプルダウン抵抗401により遅延時間が大きくなっても、内部のワード線選択開始タイミングが少し遅れるだけであり、スリープモード時には高速動作性は要求されないため、何ら問題は生じない。

【0511】また、スリープモード時においても、マルチプレクサMXX0-MXX7の入力AS0-AS7においてスリープモード時に使用されるメモリアレイに対応して配置されるマルチプレクサの入力ノードASには、常に1つのブロック選択信号が、リンク素子FLEを介して伝達されるため、これらのブロックデコード回路からのブロック選択信号の負荷は同じとなり、スリープモード時においても、ブロック選択信号BSの各ローカル制御回路部における確定タイミングは同じであり、スリープモード時においてリフレッシュを正確に実行することができる。

【0512】図91は、この発明の実施の形態16に従う半導体記憶装置の要部の構成を概略的に示す図である。図91において、メモリマットには、8個のメモリアレイMA0-MA7が配置される。メモリアレイMA

i(i=0-7)の列方向についての両側にピット線プリチャージ/イコライズ(P/E)回路群BEQiUおよびBEQiLが配置される。ピット線プリチャージ/イコライズ回路群BEQiUおよびBEQiLは、それぞれ、ピット線分離ゲート群BIGiUおよびBIGiLを介してセンスアンプ群SAGiおよびSAG(i+1)にそれぞれ結合される。

126

【0513】メモリアレイMAiの両側にビット線プリチャージ/イコライズ回路群BEQiUおよびBEQi
10 Lが配置されているのは、シェアードセンスアンプ構成に対応してメモリアレイMAiの列(ビット線対)に交互にピット線プリチャージ/イコライズ回路を設けるためである。メモリアレイ、センスアンプ群、ビット線分離ゲート群およびセンスアンプ群の構成は、たとえば、図48に示す構成と同じであってもよく、また、図57に示す構成と同様の構成であってもよい。

【0514】メモリアレイMAO-MA7それぞれに対応してローカル制御回路LCTL0-LCTL7が設けられ、これらのローカル制御回路LCTL0-LCTL 7に共通にメイン制御回路MCTLが設けられる。このメイン制御回路MLTLは、中央の制御回路であり、プロックデコード回路、およびリフレッシュアドレスカウンタ等を含む(先の実施の形態のいずれの構成を備えていてもよい)。

【0515】この実施の形態16に従う半導体記憶装置は、さらに、メイン制御回路MCTLからのテストモード指示信号TESTに従って、ローカル制御回路LCTL0ーLCTL7に対しテストブロック選択信号TBS<ク:0>を与えるテストブロック選択回路403を含む。このテストプロック選択回路403は、テストモード指示信号TESTの活性化時、特定のパッドPDを介して与えられる信号に従って、テストプロック選択信号TBS<7:0>を生成する。

【0516】このテストプロック選択回路403は、デコード回路の構成を備えていてもよく、また単にシフトレジスタの構成を備えていてもよい。テストプロック選択信号TBS<7:0>は、このテストモード指示信号TESTの活性化時、テスト装置からパッドPDに与えられる信号に従って順次活性化し、メモリアレイMA0ーMA7のうち1つのメモリアレイをプリチャージ状態に設定し、かつ残りのメモリアレイに対するピット線プリチャージ電圧の供給を停止する。

【0517】すなわち、テストモード指示信号TEST の活性化時、テストプロック選択回路403により、メモリアレイMA0-MA7のうち1つのメモリプロックに対しビット線プリチャージ/イコライズ電圧を供給し、その状態での消費電流をモニタする。この消費電流のモニタは、単に、電源ノードを流れる電流をモニタすることにより行なわれてもよく、またピット線プリチャ50 ージ/イコライズ電圧VBLを伝達する中間電圧線を流

れる電流を、外部でテストモード時モニタしてもよい。 【0518】ウエハレベルでのテスト時において、メモリアレイ単位でスタンバイ状態時のリーク電流を検出 し、スタンバイ電流が所定値以上のメモリアレイを検出 する。この検出結果に従って、ウエハレベルでのテスト の最終工程におけるレーザトリミング工程において、先 の図89および図90に示すヒューズ回路のプログラム が行なわれる。

【0519】図92は、図91に示すローカル制御回路 LCTL0-LCTL7の構成を概略的に示す図であ る。図92においては、メモリアレイMAiに対して設 けられるローカル制御回路LCTLiのピット線イコラ イズ指示信号を発生する部分の構成を示す。

【0520】図92において、ローカル制御回路LCTLiは、対応のメモリアレイMAiが、リーク不良状態にあるかをプログラムするプログラム回路410と、プログラム回路410の出力信号とスリープモード指示信号SLEEP_MODEを受けるゲート回路412と、ゲート回路412の出力するイコライズ制御信号EQCTL<i>に従って、ピット線プリチャージ/イコライズ指示信号BLEQF<i>と接地電圧の一方を選択してビットではってマルチプレクサ414の出力信号とテストプロック選択信号TBS<i>の一方を選択してビット線プリチャージ/イコライズ指示信号BLEQ<i>を出力するマルチプレクサ416を含む。

【0521】プログラム回路410は、電源ノードとノード410dの間に接続されるPチャネルMOSトランジスタ410aと、ノード410dに接続されるリンク素子410bと、リンク素子410bと接地ノードとの30間に接続されかつそのゲートにリセット信号ZRSTを受けるNチャネルMOSトランジスタ410eと、電源ノードとノード410aとの間に接続されかつそのゲートにリセット信号ZRSTを受けるPチャネルMOSトランジスタ410fと、ノード410dの出力信号を反転してゲート回路412の第1の入力へ与えるとともにPチャネルMOSトランジスタ410aのゲートへ与えるインバータ回路410cを含む。リセット信号ZRSTは、電源投入時またはシステムリセット時に所定期間活性化される(Lレベルに駆動される)。40

【0522】電源投入時などの初期設定時において、リセット信号ZRSTが活性化されてLレベルとなると、MOSトランジスタ410fが導通し、ノード410dをHレベルにプリチャージする。リセット信号ZRSTがHレベルとなると、MOSトランジスタ410eが導通する。この状態において、ノード410dの電圧レベルは、リンク案子410bのプログラム状態により決定される。

【0523】対応のメモリアレイMAiが、マイクロショートによりスタンバイリーク不良を生じている場合に

は、プログラム回路410において、このリンク素子410bを溶断する。したがって、このプログラム回路410は、対応のメモリアレイMAiが、マイクロショートによるスタンバイリーク不良状態のときには、レレベルの信号を出力し、このマイクロショートによるスタンバイリーク電流が所定値以下であり、対応のメモリアレイMAiが正常な場合には、すなわち、メモリアレイMAiが正常な場合には、すなわち、メモリアレイMAiに対しデータアクセスは正常に行なえる場合には、このプログラム回路410は、リンク素子410bが導加減にあり、Hレベルの信号を出力する。

128

【0524】ゲート回路412は、プログラム回路410の出力信号がLレベルにありかつスリープモード指示信号SLEEP_MODEがHレベルとなると、イコライズ制御信号EQCTL<i>をHレベルに立上げる。一方、プログラム回路410の出力信号がHレベルのときには、このゲート回路412は、スリープモード指示信号SLEEP_MODEの論理レベルにかかわらず、イコライズ制御信号EQCTL<i>をLレベルに固定する。

0 【0525】マルチプレクサ414は、イコライズ制御信号EQCTL<i>がLレベルのときには、アレイ活性化信号RASとプロック選択信号BS<i>に従って生成されるピット線プリチャージ/イコライズファースト信号BLEQF<i>を選択し、一方、このイコライズ制御信号EQCTL<i>がHレベルとなると、接地電圧を選択する。

【0526】マルチプレクサ416は、テストモード指示信号TESTがLレベルのときには、マルチプレクサ414の出力信号を選択してピット線イコライズ指示信号BLEQ<i>を生成し、一方、テストモード指示信号TESTがHレベルのときには、図91に示すテストプロック選択回路403からのテストプロック選択信号TBS<i>を選択して、ピット線プリチャージ/イコライズ指示信号BLEQ<i>を生成する。

【0527】メモリアレイ単位で、スタンバイリーク電流を検出する場合には、テストモード指示信号TESTがHレベルであり、図91に示すテストプロック選択回路403からのテストプロック選択信号TBS

びってビット線プリチャージ/イコライズ指示信号BL をしたがって、1つのメモリアレイに対してのみ、ビット線プリチャージ/イコライズ指示信号BL をHレベルとして、ビット線プリティーでに対してのみ、ビット線プリチャージ/イコライスとサプワード線との間のマイクロショートに起因するリーク電流を測定することができる。この場合、その他の非選択メモリアレイに対しては、テストプロック選択リーク電流を測定するテストモーイのビット線プリチャージ/イコライズ回路は非正といて、非選択メモリアレイのピット線は、フロド時において、非選択メモリアレイのピット線は、フロド時において、非選択メモリアレイのピット線は、フロ

50 ーティング状態に保持される。

【0528】なお、このテストモード時において、選択メモリアレイに対して、ピット線分離指示信号BLIをHレベルとし、非選択メモリアレイに対しては、ピット線分離指示信号BLIはLレベルを維持してもよい。ピット線プリチャージ電圧VBLを伝達する中間電圧伝達線からピット線プリチャージ/イコライズ回路BEQを介してスタンバイ電流がマイクロショートに流入し、ピット線プリチャージ電圧VBLを発生する中間電圧発生回路においてこのリーク電流を補償するために電流が消費される。この中間電圧発生回路の消費電流をもスタンバイ電流として検出する。

【0529】上述のように選択メモリアレイのビット線分離ゲートを導通状態としかつ非選択のメモリいアレイに対するビット線分離ゲートを非導通状態とするためには、図92のテストブロック選択信号TBS<i>シをビット線分離指示信号として利用すればよい。

【0530】また、これに代えて、リーク電流テスト時において、ビット線分離ゲートを全て非導通状態として、メモリアレイをセンスアンプから切離して、ビット線プリチャージ/イコライズ回路のリーク電流のみが検出されてもよい。この場合、単に、テストモード指示信号TESTにしたがってビット線分離指示信号BLIを非活性化すればよい。

【0531】このテスト結果に従って、リンク素子41 0bの溶断/非溶断をプログラムした後、ウエハレベル でのメモリアレイに対するスタンバイリーク電流のテス ト工程が完了する。

【0532】このテストモードの完了後は、テストモード指示信号TESTがLレベルであり、マルチプレクサ416は、マルチプレクサ414の出力信号を選択する。データアクセスが行なわれる通常アクセスモード時においては、スリープモード指示信号SLEEP_MODEはLレベルであり、イコライズ制御信号EQCTL

くi>がLレベルであり、ピット線イコライズファースト信号BLEQF<i>に従ってピット線プリチャージノイコライズ指示信号BLEQ<i>が生成される。

【0533】一方、スリープモード時においては、対応のメモリアレイMAiがスタンパイリーク不良のときには、プログラム回路410の出力信号がレレベルであり、応じてイコライズ制御信号EQCTL<i>>が出してイコライズ制御信号EQCTL<i>が出してがかり、マルチプレクサ414が接地電圧を選択し、応じてビット線プリチャージ/イコライズ指示信号BLEQ<i>がよしていたなる。したがつて、スリープモード時において、このメモリアレイMAiは、スリープを表に置かれ、ビット線がフローティング状態に置かれ、ビット線がフローティング状態にそれる。したがつて、マイクロショートが多数を在していま選択サブワード線は接地電圧レベルであるため、ビット線のマイクロショートを介した放電後は、何らリーク電流が生じない。メモリアレイMAiはスタンパイリーク不良状態であり、データ保持領域としては使用さ

れないため、このようにビット線を、スリープモード時に、フローティング状態にしても何ら問題は生じない。 【0534】一方、対応のメモリアレイMAiが、正常な場合、プログラム回路410の出力信号はHレベルであり、応じてイコライズ制御信号EQCT<i>はしレベルであり、スリープモード時においても、ビット線プリチャージ/イコライズファースト信号BLEQF<i>に従ってビット線プリチャージ/イコライズ指示信号BLEQ<i>が生成される。

10 【0535】図93は、ローカル制御回路LCTLiに含まれるビット線分離制御回路の構成の一例を示す図である。図93において、ローカル制御回路LCTLiが、アレイ活性化信号RASと隣接メモリアレイを特定するブロック選択信号BS</br>

第20と、テストモード指示信号TESTとイコライズ制御信号EQCTL<i>を受けるOR回路421と、NAND回路420の出力信号とOR回路421の出力信号とを受けるNOR回路422と、NOR回路422の出力信号をレベル変換してビット線分離指示信号BL

20 I<i>とまれているのでは、表記を含む。このレベル変換回路423により、振幅高電圧Vppレベルのビット線分離指示信号BLI<i>が生成される。

【0536】この図93に示すローカル制御回路LCTLiの構成において、メモリアレイのスタンパイリーク電流を検出するテストモード時においては、テストモード指示信号TESTがHレベルであり、OR回路421の出力信号がHレベルとなり、応じてNOR回路422の出力信号がLレベルとなる。レベル変換回路423は、単にレベル変換を行なうだけであり、論理レベルの変換は行なわないため、ビット線分離指示信号BLI<i>はLレベルとなり、図91に示すビット線分離ゲート群は、すべて非導通状態となり、メモリアレイMA0小MA7は、対応のセンスアンプ群SAG0ーSAG8から分離される。これにより、正確に、ビット線プリチャージ電圧におけるスタンパイ状態時でのリーク電流をメモリアレイ単位で検出することができる。

【0537】テストモード指示信号TESTがLレベルのとき、イコライズ制御信号EQCTL<i>がHレベルであれば、対応のメモリアレイMAiは、スタンバイリーク不良である。したがって、スリープモード時においてイコライズ制御信号EQCTL<i>がHレベルとなると、ピット線分離指示信号BLI<i>をLレベルとして、そのメモリアレイMAiをセンスアンプ群から分離し、センスアンプのセンス駆動ノードを中間電圧にプリチャージするセンスプリチャージ回路からのリーク電流を防止する。

【0538】一方、スリープモード時において、イコライズ制御信号EQCTL<i>がLレベルのときには、対応のメモリアレイMAiはスタンバイリーク電流が正50 常であり、OR回路421の出力信号はLレベルであ

る。したがって、この場合には、アレイ活性化信号RASおよび隣接メモリアレイを特定するプロック選択信号BS<j>がHレベルとなったときに、このピット線分離指示信号BLI<i>がLレベルに駆動されてセンスアンプ群から分離される。

【0539】なお、図93に示す構成において、ピット線分離指示信号に代えて、テストプロック選択信号TBS<i>が利用されれば、テスト対象のメモリアレイのみが対応のセンスアンプ群に結合される。この構成の場合、テストモード指示信号TESTを特に利用する必要はない。OR回路422の出力にOR回路422の出力信号とテストプロック選択信号TBS<i>とを受けるOR回路を配置すれば、テスト対象メモリアレイのみをセンスアンプ群に結合する構成は、得られる。

【0540】図94は、メモリアレイの1列の構成を概略的に示す図である。図94において、メモリアレイMAiにおいて、ピット線BLおよびZBLは、ピット線分離ゲートBIGを介してセンスアンプS/Aに結合される。メモリアレイMAiにおいては、ピット線プリチャージ/イコライズ回路BEQLが設けられており、このビット線プリチャージ/イコライズ回路BEQLは、ピット線プリチャージ/イコライズ指示信号BLEQ<i>に従ってピット線BLおよびZBLへ、プリチャージ電圧VBLを供給する。

【0541】一方、センスアンプS/Aは、センス駆動線S2PおよびS2Nを介して、センス電源電圧およびセンス接地電圧を受ける。スタンバイ状態においては、このセンス駆動線S2PおよびS2Nは、センスプリチャージ回路430により、中間電圧VBLレベルにプリチャージされる。センスアンプS/Aは、センス駆動トランジスタを含んでおらず、交差結合されたMOSトランジスタ対を含む。

【0542】この図94に示すように、マイクロショートZRがサプワード線SWLとピット線BLとの間に存在する場合、リーク電流によりピット線BLの電位が低下すると、センスアンプS/AのPチャネルMOSトランジスタを介して、センスプリチャージ回路425から電流が流れ、そのスタンバイ時のリーク電流が大きくなる。このセンスプリチャージ回路425からのリーク電流による電流消費を防止するため、スリープモード時において、ピット線分離ゲートBIGを非導通状態に設定する。これにより、センスプリチャージ回路430からのプリチャージ電圧VBLがセンスアンプS/Aを介して、マイクロショートZRへ入力するのを防止でき、応じて消費電流を低減することができる。

【0543】 [変更例] 図95は、この発明の実施の形態16の変更例の構成を示す図である。この図95においては、ピット線分離指示信号BLI<i>を生成するローカル制御回路の部分を示す。

【0544】図95において、ローカル制御回路LCT

Liは、ブロック選択信号BS<i>とアレイ活性化信号RASを受けるNAND回路430と、アレイ活性化信号RASとプロック選択信号BS<j>とを受けるAND回路431と、セルフリフレッシュ指示信号SRFを受けるインパータ回路432と、セルフリフレッシュ指示信号SRFがHレベルのとき導通してNAND回路430の出力信号を通過させるトランスファゲート433と、インパータ回路432の出力信号がHレベルのとき導通し、AND回路431の出力信号を伝達するトランスファゲート434とを含む。トランスファゲート433および434の出力ノードは共通に結合される。セルフリフレッシュ指示信号SRFは、スリープモード指示信号SLEEP_MODEが活性状態となり、ツインセル郡込モードが行なわれ、メモリセルのデータの再配置が行なわれた後に活性化される。

【0545】このローカル制御回路LCTLiはさらに、テストモード指示信号TESTとトランスファゲート433または434の出力信号とを受けてピット線分離指示信号BLI<i>を生成するレベル変換機能つき NOR回路435を含む。このテストモード指示信号TESTが、メモリアレイ単位でのスタンバイリーク電流を測定するテストモード時にHレベルの活性状態とされる。

【0546】ブロック選択信号BS<j>は、ブロック 選択信号BS<i>が指定するメモリアレイMAiに隣 接するメモリブロック(メモリアレイ)を指定する。

【0547】テストモード指示信号TESTがHレベル のときには、ピット線分離指示信号BLI<i>がLレ ベルとなり、メモリアレイは対応のセンスアンプ群から 30 分離される。

【0548】テストモード指示信号TESTがLレベルのときには、NOR回路435が、インバータ回路として動作する。

【0549】データアクセスが行なわれる通常動作モード時およびデータの再配置を行なうツインセル書込モード時においては、セルフリフレッシュモード指示信号SRFはLレベルである。この状態においては、トランスファゲート434が導通し、AND回路431の出力信号を、NOR回路435に伝達する。したがって、このセルフリフレッシュ指示信号SRFがLレベルのときには、アレイ活性化信号RASおよびプロック選択信号BS<j>の一方がLレベルのときには、ピット線分離指示信号BLI<i>がHレベルとなり、対応のメモリアレイMAiが対応のセンスアンプ群に結合される。

【0550】一方、アレイ活性化信号RASおよびプロック選択信号BS<j>がともにHレベルとなると、AND回路431の出力信号がHレベルとなり、応じて、ピット線分離指示信号BLI<i>がLレベルとなり、メモリアレイMAiが対応のセンスアンプ群から分離さ50れる。

【0551】一方、セルフリフレッシュモード時においては、セルフリフレッシュ指示信号SRFがHレベルとなり、トランスファゲート433が導通し、トランスファゲート434が非導通状態となる。この状態においては、アレイ活性化信号RASおよびプロック選択信号BS<i>の少なくとも一方がLレベルのときには、NAND回路430の出力信号がHレベルとなり、応じて、NOR回路435からのピット線分離指示信号BLI</br>
i>がLレベルとなり、メモリアレイMAiが、対応のセンスアンプ群から分離される。一方、プロック選択信号BS<i>およびアレイ活性化信号RASがともにHレベルとなると、NAND回路430の出力信号がLレベルとなり、応じて、NOR回路435からのビット線分離指示信号BLI<i>がHレベルとなり、メモリアレイMAiが、対応のセンスアンプ群に結合される。

【0552】すなわち、セルフリフレッシュモード時においては、非選択メモリアレイは、対応のセンスアンプ群からすべて分離される。したがって、スタンバイ状態においても、メモリアレイは対応のセンスアンプ群から分離されており、この非選択メモリアレイにおけるマイクロショートが数多く存在する場合においても、センスアンププからピット線およびマイクロショートを介してサブワード線に電流が流れるのを防止することができる。

【0553】なお、この図95に示す構成においても、 ビット線分離指示信号BLI<i>をテストブロック選 択信号TBS<i>に従って生成してもよい。テストモード指示信号TESTに変えてテストブロック選択信号 を利用することにより、その構成は、容易に得られる。 すなわち、NOR回路435をOR回路で置換しかつN AND回路430およびAND回路431を、それぞれ AND回路およびNAND回路で置換する。

【0554】また、ツインセル書き込みモード時におい て、メモリアレイの置換を行なう構成は、転送先のメモ リアレイを特定するプロック選択信号に対して先に説明 したプロック変更回路を適用する必要がある。しかしな がら、内部でリフレッシュカウンタを利用する場合に は、転送先のアドレスが内部で発生されてプロック選択 信号が生成されるため、特に問題なくデータ保持領域の メモリアレイの変更を行なうことができる。また、デー タの内部転送の場合においては、データを保持する転送 先のメモリアレイはおよび転送元のメモリアレイ両者 が、外部アドレスにより特定されるため、転送先に対す るメモリアレイへのアクセス時期を規定する転送制御信 号。RGEに従って、プロック選択信号の転送先を変更 することにより、データ保持領域を変更することができ る。例えば、図89に示す構成において、スリープモー ド指示信号SLEEP_MODEに代えて、セルフリフ レッシュ指示信号SRFと転送制御信号。RGEとのO Rを取った信号を利用すればよい。

【0555】また、ビット線プリチャージ/イコライズ 回路がセンスアンプ帯に配置されている構成において も、同様非選択メモリブロックを全てセンスアンプ帯から分離することにより、メモリアレイ単位でスタンバイ 電流を検出することができる。スリープモード時において、リーク不良のメモリアレイをセンスアンプ帯から分離することにより、センスアンプ帯にビット線プリチャージ/イコライズ回路が配置されていいる構成において も、消費電流を低減することができる。この構成に対す

134

【0556】以上のように、この発明の実施の形態16に従えば、メモリアレイ単位でスタンバイリーク電流を検出し、スタンバイリーク電流以上のメモリアレイがデータ保持領域から分離して別のメモリアレイへ置換するように構成しており、データ保持モード時の消費電流をより低減することができる。

る制御の構成としては、上で述べた制御の構成を利用す

【0558】また、ロジック等の装置が長期にわたって動作しない期間におけるデータ保持を行なうスリープモードについて説明している。しかしながら、使用状況に応じてDRAMに対するメモリアドレス空間の割当が動作モードに応じて切換えられるシステムであっても本発明は適用可能である。

[0559]

ることができる。

【発明の効果】以上のように、この発明に従えば、第1の動作モードにおいては、アドレス信号に従ってアドレス指定された行に対応するワード線を選択し、第2の動作モードにおいては、このアドレス信号によりアドレス指定された行と関連の行を同時に選択するためのモード切換回路を行選択手段に設け、このアドレス指定された行および関連の行は、対応のピット線対のピット線それぞれにメモリセルが接続されるように選択しており、第1の動作モードと第2の動作モードでこの半導体記憶装置の記憶容量を変化させることができる。また、第2の動作モード時においては、十分な大きさのピット線間電程を生じさせることができ、低電源電圧下においても、正確にデータを記憶することができる。

【0560】また、この第2の動作モードを、データ保持を行なう動作モードに設定することにより、メモリセルの記憶データのリフレッシュを行なう間隔を長くすることができ、データ保持モード時における消費電力を低減することができる。

【0561】また、リフレッシュ要求を、この第2の動作モード時に第1の動作モード時より長い間隔で発生することにより、リフレッシュ回数を低減でき、リフレッジンのための消費電力を低減することができる。

【0562】また、行選択手段のモード切換回路を、アドレス信号の最下位ピットを縮退状態とするゲート回路で構成することにより、簡易な回路構成で容易に、第2の動作モード時アドレス指定された行およびそれに関連する行を対応するワード線を選択状態へ駆動することができる。

【0563】また、第2の動作モード移行時、所定回数発生されるリフレッシュアドレスに対しては、行選択手段のモード切換回路がこのアドレス指定された行および関連の行の活性化タイミングを異ならせるように構成することにより、1ビット/1セル単位の記憶データを1ビット/2セルモードの単位セルに書込むことができる。

【0564】また、第2の動作モード時リフレッシュアドレスを所定値スキップして発生することにより、1ピット/2セルモードの単位セルに対し、確実に1ピットのデータを書込むことができ、この単位セル構成変更時において記憶データの衝突が生じるのを防止することができる。

【0565】また、第2の動作モード時少なくともリフレッシュアドレスの最上位ピットおよび最下位ピットの 論理値を固定することにより、リフレッシュすべきデータを記憶するメモリセルのアドレス領域を制限すること ができ、応じてリフレッシュ回数を低減でき、リフレッシュに必要とされる消費電力を低減することができる。

【0566】また、第2の動作モード時、ピット線対の 電位を差動増幅するためのセンスアンプの電源トランジ スタの電流駆動能力を小さくすることにより、この第2 の動作モード時におけるセンス電流の平均直流電流を低 減することができる。

【0567】また、第2の動作モードにおいて、センスアンプを次のリフレッシュが行なわれるまでラッチ状態とすることにより、ピット線プリチャージ電圧を発生する回路の動作を停止させることができ、消費電力を低減できる。

【0568】また、リフレッシュ要求に従ってセンスアンプを活性化することにより、正確に、次のリフレッシュ要求に従って選択されたメモリセルデータの検知増幅を行なうことができる。

【0569】また、センスアンプの非活性化に従ってビット線イコライズ回路を活性化することにより、中間電圧レベルに各ビット線をイコライズすることができ、ビット線プリチャージ電圧発生回路の動作を停止させても、各ビット線を、メモリセルデータ読出前に中間電圧レベルに駆動することができる。

【0570】また、ビット線プリチャージ電圧発生回路 の動作を第2の動作モード時に停止させることにより、 消費電力を低減することができる。

【0571】また、選択ワード線に伝達される昇圧電圧 のレベルを、動作モードに応じて切換えることにより、 この第2の動作モード時に昇圧電圧レベルを低くすれば、昇圧電圧発生に要する消費電力和低減することができる。

【0572】また、この昇圧電圧発生回路の昇圧電圧発 生動作を停止させて昇圧線が電源ノードに結合してお り、昇圧電圧発生の電力を削減することができる。

【0573】また、第2の動作モード時、基板バイアス 電圧を発生する回路の電荷駆動能力を小さくすることに より、この基板バイアス電圧発生に必要な電力を削減す ることができる。特にこの第2の動作モード時間欠的に 基板バイアス電圧発生回路を活性化することにより、よ り消費電力を低減できる。

【0574】また、この基板バイアス電圧発生回路をリフレッシュ要求に応答してチャージポンプ動作を行なうように構成することにより、必要な期間のみ基板バイアス電圧を発生することができ、確実に、基板バイアス電圧を所定電圧レベルに維持することができ、かつ消費電力も低減することができる。

【0575】また、アレイ電源電圧の電圧レベルを動作 20 モードに応じて切換えることにより、アレイ電源電圧発 生回路の消費電力を第2の動作モード時低減することが できる。

【0576】また、このアレイ電源電圧発生回路の動作を第2の動作モードに停止させて、アレイ電源線を外部 電源ノードに結合することにより、アレイ電源電圧発生 に要する電力を低減することができる。

【0577】また、第2の動作モード完了時、一旦全メモリセルのデータのリフレッシュ完了後に、第1の動作モードへ移行しており、確実に、全メモリセルのデータ をリフレッシュした状態で第1の動作モードへ移行することができ、データの破壊が防止される。

【0578】また、各ビット線対に対応して電流駆動能力の小さなビット線プリチャージ回路を設け、データ保持を行なうモード時においては、電流駆動力の大きなプリチャージ回路を常時非活性状態とすることにより、たとえマイクロショートが存在しても、このマイクロショートを介して流れる電流を制限することができ、データ保持モード時の消費電流を低減することができる。

【0579】また、電流駆動能力の大きなプリチャージ 40 回路を隣接するメモリブロック間で共有し、電流駆動能 力の小さなプリチャージ回路を各ビット線対に配置する ことにより、セルフリフレッシュ実行時においても、ブ ロック単位でピット線のプリチャージを正確に行なうこ とができ、安定にピット線を所定電圧レベルに保持する ことができる。

【0580】また、各ピット線対には、電流駆動力の大きなイコライズ回路を設けることにより、ピット線対のイコライズ動作を高速化することができ、安定に所定電圧レベルに、ピット線電位をプリチャージしかつイコラ が イズすることができる。

50

【0581】第2の動作モード時に、ピット線へ伝達される所定電圧を発生する所定電圧発生回路を所定間隔で電源ノードへ結合するように構成しており、この第2の動作モード時必要なときのみ所定電圧発生回路で電流を消費させることができ、この第2の動作モード時の消費電流を低減することができる。

137

【0582】この第2の動作モードがデータ保持を行なうセルフリフレッシュモードのとき、セルフリフレッシュを行なうリフレッシュ間隔ごとに電源ノードに所定電圧発生回路を結合することにより、ピット線電圧を所定電圧にプリチャージした後に、リフレッシュを実行することができる。

【0583】また、このセルフリフレッシュモード前に 実行されるツインセル ひとしていいでは、電源ノードへ 中間電圧発生回路を常時結合しており、高速でツインセ ルモードでの書込を安定に行なうことができる。

【0584】また、セルフリフレッシュモード時、中間電圧発生回路の電源ノードへ結合した後に、リフレッシュ活性化信号によりリフレッシュ動作を行なうように構成しており、ビット線電圧が所定電圧レベルに保持された後に、リフレッシュを行なうことができ、安定にリフレッシュを行なうことができる。

【0585】また、このリフレッシュ活性化タイミング の遅延時間をテスト信号により変更可能とすることにより、リフレッシュマージン不良を検出し、不良スクリーンを実現することができる。

【0586】また、このとき、内部電圧を発生する回路の動作を停止している場合、この内部電圧発生回路を活性化してリフレッシュを実行した後に第1の動作モードへ移行することにより、正確に、メモリセルの記憶データを回復させた後に第1の動作モードへ移行することができ、記憶データを確実にリストアすることができる。

【0587】また、通常モードのデータ転送を行なうデータバスと別に再配置データバスを設け、2つのメモリブロックにおいて行を選択した後、通常のデータバスおよび再配置データバスを利用して、データ転送を行なうことにより、データ転送時データを外部へ読出す必要がなく、高速でデータの再配置を行なうことができる。

【0588】また、保持領域のメモリブロックに対しデータ再配置書込指示信号を活性化することにより、メモリブロック単位でデータの転送を容易に行なうことができる。また、データ保持領域をメモリブロック単位で設定してデータの転送を行なう事ができる。メモリブロックのデータ転送元および転送先の設定を容易に行なうことができ、データ保持領域を柔軟に設定することができる。

【0589】また、異なるメモリブロックにおいて2つの行を選択することにより、データの衝突を伴うことなく、正確にデータ転送を通常データバスおよび再配置データバスを介して行なうことができる。

【0590】また、再配置動作モード時、所定の時間幅を有するパルス信号をアレイ活性化信号として生成して行選択回路を活性化することにより、複数のメモリプロックにおいてワード線を選択状態へ駆動して、同時に並行して選択状態に保持することができる。

【0591】また、2つのメモリブロックにおいてセンスアンプを活性化し、1つのメモリブロックにおいては行選択状態へ駆動し、一方、他方のメモリブロックにおいては行を非選択状態に保持し、この状態でデータを転びし、列選択回数が所定値に到達すると非選択状態の行を選択状態へ駆動することにより、センスアンプ帯を共有するメモリブロックにおいても、正確にデータの転送を行なうことができる。

【0592】このカウント値が、1行の列の数に等しい場合、1行のデータ転送完了後、非選択行を選択状態に駆動してデータの曹込を行なうことができ、正確に、センスアンプ回路を共有するメモリブロック間においても、データの衝突を伴うことなく、データ転送を行なうことができる。

【0593】プリアンプの活性化後にデータ転送ゲートを活性化して内部データバス上のデータを再び内部データバスに転送し、また再配置用の列選択ゲートを通常列選択ゲートよりも遅れて活性化することにより、通常のデータ転送のために用いられる内部データバスを利用して、データ転送を行なってデータ再配置を行なうことができる。したがって、新たなデータ再配置用のデータバスを設ける必要がなく、配線占有面積も増加を抑制することができる。

【0594】また、少なくともアレイ活性化信号に従って行を選択することにより、容易に外部からの制御の下に行選択を実行することができ、正確にデータ保持領域へ保持が必要なデータを転送することができる。

【0595】また、非選択行をセンスアンプ活性化後データの転送を完了後に選択状態へ駆動することにより、 隣接メモリブロック間においてもデータの衝突を伴うことなくデータ転送を行なうことができる。

【0596】また、センスアンプをアレイ活性化指示信号に従って活性化することにより、データ保持領域において、転送データをセンスアンプによりラッチすることができる。この後、非選択状態の行を選択状態へ駆動することにより、正確に転送データをデータ保持領域の対応の行に書込むことができる。

【0597】また、再配置動作モード時に、内部列アドレスを内部で列選択値に従って発生することにより、外部から列アドレスを印加する必要がなく、アドレス伝達のための消費電流を低減することができる。

【0598】また、2つの行を同時に選択状態に維持し、内部のデータバスを介してこれらの行の間でデータを転送することにより、データ再配置を内部でのデータ転送だけで行なうことができ、高速でデータ転送を行な

ってデータ再配置を行なうことができる。

【0599】また、プリアンプの出力信号を転送バッファを介して内部データバスにフィードバックし、プリアンプを列選択指示に応答して活性化しかつ再配置書込指示信号の非活性化に応答して非活性化することにより、列単位でデータの転送を行なう事ができ、同時に行を選択状態に保持する必要がなく、隣接メモリブロック間および同一メモリブロック内の異なる行間でデータの転送を行なう事ができる。

139

【0600】また、プリアンプの非活性時にプリアンプの出力ノードをイコライズすることにより、正確にプリアンプの増幅データを内部データバスにフィードバックすることができる。

【0601】データ再配置普込指示信号の活性/非活性にしたがって列選択信号を選択的に生成して選択列を内部データバスおよび再配置データバスに結合する構成とすることにより、同一構成の列選択回路を利用して保持が必要なデータの列とデータ保持領域の列の選択を選択的に行なう事ができる。応じて、回路構成も簡略化することができる。また、データ保持領域の変更にも容易に対応することができる。

【0602】また、列指定信号の遅延信号を利用して列 選択を行ない、またプリアンプ活性化信号の遅延信号に よりプリアンプ出力を内部データバスにフィードバック することにより、容易に選択列間でデータの衝突を伴う ことなくデータの転送をすることができる。

【0603】また、内部データ書込経路と内部データ読出経路とが異なるIO分離構成の場合、再配置書込指示信号と読出列指定信号とにしたがって読出列選択信号および書込列選択信号を生成してそれぞれ読出列選択ゲートおよび書込列選択ゲートへ与えることにより、簡易な回路構成で内部のデータバスを利用してデータの転送を行なう事ができる。また、書込列選択信号発生部および書込列選択信号発生部の構成を単にデータ再配置書込指示信号にしたがって切り換えるだけであり、簡易な回路構成でデータ保持領域の変更に対しても容易に対応することができる。

【0604】また、内部でのデータ転送回数をカウントする構成において、データ転送経路を通常のデータ線と再配置専用のデータ線の構成を利用することにより、センスアンプデータの衝突を伴うことなくセンスアンプ間でデータの転送を行なう事ができ、正確なデータ転送によるデータの再配置を実現することができる。

【0605】また、ブロック変更回路により、第1の動作モード時に、ブロック選択信号と選択メモリブロックとの対応関係を変更することにより、柔軟に、メモリブロックの消費電流に応じて、使用するメモリブロックを限定することができ、第1の動作モード時の消費電流を低減することができる。

【0606】通常動作時に、ブロック選択信号とメモリ

ブロックとの対応関係の変更を禁止することにより、通常動作モード時において、すべてのメモリブロックを使用して、効率的にデータアクセスを行なうことができ、その記憶容量が制限されるのを防止することができ、大記憶容量のワーキングメモリとしての特性を損なうことがない。

【0607】また、このプロック変更回路において、プロック選択信号を伝達するプロック選択信号線の接続を切換えるヒューズプログラム回路で構成することにより、容易にプロック選択信号と選択メモリブロックとの対応関係を変更することができる。また、この第1の動作モード時に、第1のメモリブロックを第2のメモリブロックで置換することにより、第1のメモリブロックに不良が存在する場合においても、容易にこの不良を救済して、効率的に処理を実行することができる。

【0608】また、この第1のメモリブロックを第1の 動作モード時においてスタンバイ状態に保持することに より、この不良の第1のメモリブロックが不必要に動作 するのを防止することができ、消費電流を低減すること 20 ができる。

【0609】また、この第1のメモリブロックへのデータ供給を第1動作モード時停止することにより、不良の第1のメモリブロックにおける消費電流を低減することができる。

【0610】また、第2の動作モード時、メモリアレイをメモリプロック単位でスタンバイ状態に設定することにより、メモリプロック単位でスタンバイ状態時のリーク電流を測定することができる。

【0611】また、この第1の動作モード時が、ツイン 30 セルモードであり、第2のモードがテストモードのとき には、ツインセルモード時のデータ保持領域のメモリブロックを、スタンバイ電流の領域に設定することができ、マイクロショートが多数存在する場合においても、 超低スタンバイ電流で必要なデータを保持することができる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1に従う半導体記憶装置のアレイ部の構成を概略的に示す図である。

【図2】 図1に示すメモリアレイのメモリセルおよび 40 センスアンプ回路の構成を概略的に示す図である。

【図3】 図2に示す構成の動作を示す信号波形図である。

【図4】 この発明の実施の形態1におけるピット線読 出電圧の時間変化を示す図である。

【図 5 】 図 4 の時刻 T 2 におけるセンス動作時の信号 波形を示す図である。

【図6】 図1に示すメモリアレイのサブワード線ドライバの構成を示す図である。

【図7】 この発明の実施の形態1におけるスリープモ 50 ード移行時の前処理動作を示すフロー図である。 【図8】 この発明の実施の形態1の保持データの分布を概略的に示す図である。

【図9】 この発明の実施の形態1の保持データ格納領域の変更例を示す図である。

【図10】 この発明の実施の形態1におけるスリープ モード移行時の動作を示す信号波形図である。

【図11】 この発明の実施の形態1に従う半導体記憶 装置の行系制御信号発生部の構成を概略的に示す図である。

【図12】 図11に示す回路の動作を示すタイミング 10 部の構成を概略的に示す図である。 チャート図である。 【図34】 図33に示すラッチフ

【図13】 図11に示すツインセルモードコントロール回路の構成の一例を示す図である。

【図14】 図13に示すツインセルモードコントロール回路の動作を示す信号波形図である。

【図15】 図11に示すリフレッシュカウンタの構成を示す図である。

【図16】 図11に示すプリデコード回路の構成の一例を示す図である。

【図17】図11に示すサブデコード信号の発生回路20 る。の構成を概略的に示す図である。【図

【図18】 (A) は図11に示すリフレッシュカウンタのツインセル書込モード指示信号発生部の構成を概略的に示し、(B) は図18(A) の回路の動作を示す信号波形図である。

【図19】 図11に示すセルフリフレッシュタイマの 構成を概略的に示す図である。

【図20】 この発明の実施の形態1の変更例における 保持データ格納領域のアドレス割当を示す図である。

【図21】 この発明の実施の形態1の変更例のリフレッシュカウンタの構成を示す図である。

【図22】 この発明の実施の形態1の変更例のリフレッシュカウンタのツインセル書込モード指示信号発生部の構成を概略的に示す図である。

【図23】 この発明の実施の形態1の変更例における セルフリフレッシュタイマの構成の一例を示す図であ る。

【図24】 この発明の実施の形態1の変更例のセルフリフレッシュタイマの変更例を示す図である。

【図25】 この発明の実施の形態1の変更例のセルフリフレッシュタイマのさらに他の変更例を示す図である。

【図26】 この発明の実施の形態2に従う半導体記憶装置の要部の構成を示す図である。

【図27】 この発明の実施の形態2に従う半導体記憶 装置のセンス駆動回路の配置を概略的に示す図である。

【図28】 この発明の実施の形態2におけるセンスアンプ活性化信号発生部の構成を示す図である。

【図29】 この発明の実施の形態3に従う半導体記憶 装置の動作を示す信号波形図である。 【図30】 この発明の実施の形態3におけるピット線 プリチャージ電圧発生部の構成を概略的に示す図であ ス

142

【図31】 この発明の実施の形態3に従う半導体記憶装置のピット線イコライズ回路の構成を示す図である。

【図32】 この発明の実施の形態3に従う半導体記憶装置の行系制御信号発生部の構成を概略的に示す図である。

【図33】 図32に示すラッチブロック選択信号発生
の 部の機成を概略的に示す図である。

【図34】 図33に示すラッチブロック選択信号発生 部の動作を示す信号波形図である。

【図35】 この発明の実施の形態3に従う半導体記憶装置のピット線分離指示信号発生部の構成を概略的に示す図である。

【図36】 この発明の実施の形態3に従う半導体記憶 装置の動作を示す信号波形図である。

【図37】 この発明の実施の形態4に従う半導体記憶 装置の昇圧電圧発生回路の構成を概略的に示す図であ

【図38】 この発明の実施の形態5に従う半導体記憶 装置の基板バイアス電圧発生回路の構成を概略的に示す 図である。

【図39】 図38に示すVBB制御回路/リングオシレータの構成の一例を示す図である。

【図40】 図38に示すスリープモードVBB制御回路の構成を概略的に示す図である。

【図41】 (A)は、図40に示すパルス幅制御ワンショットパルス発生回路の構成を示し、(B)は図41 (A)に示す遅延回路の構成を示し、(C)は、図41 (A)に示す回路の動作を示す信号波形図である。

【図42】 図40に示す遅延制御回路の構成を概略的に示す図である。

【図43】 図42に示す遅延制御回路の動作を示す信号波形図である。

【図44】 (A)はこの発明の実施の形態6に従う半 導体記憶装置の内部電源回路の構成を示す図である。

(B)は、この発明の実施の形態6におけるセルフリフレッシュ動作時のピット線電圧を概略的に示す図であ
40 る。

【図45】 (A) は実施の形態6に従う内部電源回路の構成を示し、(B) は図45(A)の内部電源回路使用時のビット線読出電圧を示す図である。

【図46】 この発明の実施の形態7に従う半導体記憶 装置の要部の構成を概略的に示す図である。

【図47】 図46に示す回路の動作を示す信号波形図である。

【図48】 この発明の実施の形態8に従う半導体記憶 装置の要部の構成を示す図である。

0 【図49】 図48に示す構成の動作を示すタイミング

(73)

20

チャートである。

【図50】 図48に示す構成の効果を説明するための 図である。

143

【図51】 図48に示すイコライズおよびプリチャージを制御する信号を発生する部分の構成の一例を示す図である。

【図52】 この発明の実施の形態9に従う半導体記憶 装置の行系制御部の構成を示す図である。

【図53】 この発明の実施の形態9に従う半導体記憶 装置の要部の構成を概略的に示す図である。

【図54】 この発明の実施の形態9の半導体記憶装置の動作を示す信号波形図である。

【図55】 図52に示す遅延回路の構成を示す図である。

【図56】 図55に示す回路の動作を示す信号波形図である。

【図57】 この発明の実施の形態10に従う半導体記憶装置のアレイ部の構成を示す図である。

【図58】 この発明の実施の形態10に従う半導体記 億装置の全体の構成を概略的に示す図である。

【図59】 図58に示すローカル制御回路に含まれる コラムデコーダの構成を概略的に示す図である。

【図60】 図58に示す転送回路の構成を概略的に示す図である。

【図61】 この発明の実施の形態10におけるデータ 転送動作を示すフロー図である。

【図62】 この発明の実施の形態10におけるデータ 転送動作を模式的に示す図である。

【図63】 この発明の実施の形態10におけるデータ 転送動作を説明するための図である。

【図64】 データ再配置替込指示信号発生部の構成の 一例を示す図である。

【図65】 図64に示すデータ再配置書込指示信号と 対応のメモリブロックとの対応関係を示す図である。

【図66】 データ再配置書込指示信号発生部の他の構成を概略的に示す図である。

【図67】 この発明の実施の形態10におけるデータ 転送動作を示す信号波形図である。

【図68】 図58に示すメイン制御回路の構成を概略的に示す図である。

【図69】 図58に示すローカル制御回路の行系制御信号発生部の構成を概略的に示す図である。

【図70】 図68および図69に示す回路の動作を示す信号波形図である。

【図71】 この発明の実施の形態11に従う半導体記 僚装置の要部の構成を概略的に示す図である。

【図72】 図71に示す回路の動作を示す信号波形図である。

【図73】 図71に示すプリアンプの構成を概略的に示す図である。

【図74】 この発明の実施の形態11におけるプリアンプ制御信号発生部の構成を概略的に示す図である。

【図75】 この発明の実施の形態12における再配置 書込指示信号およびサプワード線駆動タイミング信号発 生部の構成を概略的に示す図である。

【図76】 この発明の実施の形態12におけるデータ 転送動作を示す信号波形図である。

【図77】 この発明の実施の形態13に従う半導体記 憶装置の要部の構成を概略的に示す図である。

10 【図78】 図77に示す構成の動作を示す信号波形図 である。

【図79】 この発明の実施の形態14に従う半導体記 憶装置の要部の構成を概略的に示す図である。

【図80】 この発明の実施の形態14に従うコラムデコーダの構成を概略的に示す図である。

【図81】 この発明の実施の形態14に従うデータ転送動作を示す信号波形図である。

【図82】 この発明の実施の形態14におけるリードコラムプリデコード信号およびライトコラムプリデコード信号発生部の構成を概略的に示す図である。

【図83】 図80に示す回路の動作を示す信号波形図である。

【図84】 この発明の実施の形態14に従う半導体記 憶装置の列系制御信号発生部の構成を概略的に示す図で ある。

【図85】 この発明の実施の形態15に従う半導体記 憶装置のコラムプリデコード信号発生部の構成を概略的 に示す図である。

【図86】 この発明の実施の形態10から15に従う 30 半導体記憶装置のスリープモードおよびイグジット時の 動作モードを概略的に示す図である。

【図87】 この発明の実施の形態16におけるメモリアレイの再配置を概略的に示す図である。

【図88】 この発明の実施の形態16における半導体 記憶装置の要部の構成を概略的に示す図である。

【図89】 図88に示すブロック変更回路の構成の一 例を示す図である。

【図90】 図89に示すヒューズ回路の構成の一例を示す図である。

40 【図91】 この発明の実施の形態16の半導体記憶装置の全体の構成を概略的に示す図である。

【図92】 図91に示すローカル制御回路の構成を示す図である。

【図93】 図91に示すローカル制御回路のビット線 分離指示信号を発生する部分の構成の一例を示す図である。

【図94】 図92および図93に示すローカル制御回路の動作を示す図である。

【図95】 この発明の実施の形態16の変更例のロー 50 カル制御回路の構成を示す図である。 145

従来の混型DRAMの全体の構成を概略的 [図96] に示す図である。

【図97】 従来の混哉DRAMのセンスアンプ帯の構 成を示す図である。


従来の混載DRAMのメモリセルの断面構 【図98】 造を概略的に示す図である。


従来の混載DRAMのストレージノードの 【図99】 電圧の時間変化を示す図である。

【符号の説明】


C2 メモリセル、LU レイアウト単位セル、BL, ZBL ピット線、SWLLO, SWLL2, SWLL 4, SWLL6, SWLL8, SWLR1, SWLR 3, SWLR5, SWLR7 サプワード線、S/A センスアンプ、P3、N3 センス電源トランジスタ、 MM メモリマット、MSA メモリサプアレイ、1 入力バッファ/ラッチ回路、2 リフレッシュカウン タ、3 セレクタ、4 プロックデコード回路、5 プ リデコード回路、6 ツインセルモードコントロール回 信号発生回路、9 セルフリフレッシュタイマ、10 リフレッシュコントロール回路、11 行系制御回路、 5c, 5d NAND回路、5g-5j AND回路、 2e, 2s NAND回路、2t AN回路、P4,·N 4 センスアンプ活性化トランジスタ、SAセンスアン プ、SDK センスアンプ駆動回路、CR 交差領域、 21 中間電圧発生回路、BEQ ピット線イコライズ 回路、42 可変遅延回路、43 アドレス活性回路、 44 ワード線活性回路、45 センス活性回路、11 b ローカル行制御回路、70a VPP発生回路、7 5 a, 7 5 b VBB発生回路、90 コマンド制御回 路、90a, 90b セット/リセットフリップフロッ プ、95a リフレッシュアドレスカウンタ、95b AND回路、BPQ ビット線プリチャージ回路、BE

QL、BEQR ビット線プリチャージ/イコライズ回 路、TQ1-TQ4 MOSトランジスタ、T5-T8 MOSトランジスタ、102 遅延回路、106 セ レクタ、107 インバータ、108 AND回路、1 02a, 102b 遅延回路、102c トランスファ ーゲート、102d AND回路、GRAP 再配置デ ータ線対、RACSG 再配置列選択ゲート、LCTL 0-LCTLm ローカル制御回路、MCTL メイン 制御回路、XFR 転送回路、200a コラムデコー MTU ツインセルモード単位セル、MC, MC1, M 10 ダ、2006 再配置コラムデコーダ、206 プリア ンプ、220, 226 ゲート回路、222 AND回 路、224 OR回路、230a-203d AND回 路、232a-232e セット/リセットフリップフ ロップ、233 リセット回路、234 アドレスラッ チ回路、235 ロウデコーダ、250 転送ゲート、 200 コラムデコーダ、240a アンプラッチ、2 40b プリチャージ/イコライズ回路、280,28 4 立上がり遅延回路、282 選択回路、286 A ND回路、GROP 読出データ線対、GWIP 書込 路、7サブデコード信号発生回路、8 メインデコード 20 データ線対、RCSG 読出列選択ゲート、WCSG 書込列選択ゲート、RAMP リードアンプ、300 コラムアドレス入力回路、302 コラムプリデコー・ ダ、303 ライトコラム伝達回路、304 リードコ ラム伝達回路、320 カウンタ、322 選択回路、 MM メモリマット、MAO-MA7 メモリアレイ、 400 プロック変更回路、MXX0-MXX7 マル チプレクサ、FCKO-FCK7 ヒューズ回路、FL Ei-FLE7 リンク素子、403 テストプロック 選択回路、410 プログラム回路、412 ゲート回 30 路、414, 416 マルチプレクサ、420 AND 回路、421 OR回路、422 NOR回路、425 センスプリチャージ回路、430 NAND回路、4 31 AND回路、435 NOR回路。







,




【図11】







【図14】




【図16】




【図20】




【図22】




【図15】




【図17】




【図18】







【図23】




【図24】




【図25】




【図26】




【図27】




【図28】



[図29]






`11b


SOPH #D

50b


50h









【図39】




【図42】.




【図40】




【図41】




【図43】





[図44]








【図47】


















【図68】









BL ZBL 2000
CBL SA GIOP
CBL GIOP

ZGIO-

204

-GIO


-タ入出力/制御回路


DO]


【図71】




φRGN


















【図79】












【図87】








901a

900

901b



フロントページの続き

(51) Int. C1. ⁷		識別記号		FI				:	テーマコー	卜'(参考)
G 1 1 C	11/403			G11C 11/3	34		3 5	3 E		
	29/00	603					3 5	3 F	•	
		6 7 1					3 5	4 F		
٠							3 5	4 G		
		6 7 5					3 6	2 H		
		•					3 6	3 J		
							3 6	3 M		
							3 7	1 A		
(72)発明者	有本 和民			Fターム(参考)	5L106	AA01	CC08	CC13	CC16	DD12
	東京都千代田区	丸の内二丁目2番3号	Ξ			GG05				
	菱電機株式会社	:内			5M024	AA04	BB07	BB08	BB09	BB15
(72)発明者	藤野 毅					BB20	BB29	BB35	BB36	BB39
	東京都千代田区	丸の内二丁目2番3号	Ξ			CC22	CC23	CC63	CC65	CC77
	菱電機株式会社	· 内				CC82	EE05	EE23	EE24	EE29
						FF03	FF06	FF12	FF13	FF25
						FF26	GGO1	GG20	НН10	LL20
						MMO4	MM 1 1	0010		